专利名称：一种基于数字信号处理器的高速恒定虚警率检测器的制作方法
技术领域：
本实用新型涉及一种基于数字信号处理器(即DSP)的高速恒定虚警率(即CFAR) 检测器，属于雷达检测技术领域。
背景技术：
雷达是军事和民用领域中探测目标的主要工具。雷达的主要任务就是在存在噪 声、杂波与干扰的背景中检测并测量来自空中、地面或水面上的有用目标，为各种作战系统 提供准确的目标信息。从本质上来讲，雷达信号的检测问题就是对某一坐标位置上的目标 信号“有”或“无”的判断问题。在雷达自动检测系统中，通常是将自动检测和恒定虚警率 (CFAR，constant false alarm rate)技术结合使用以保持在变化的杂波环境中获得可预 测的检测性能和恒定的虚警率，使雷达在多变的背景信号中能够维持虚警率的恒定。恒虚 警检测的好处是在检测样本之前不需要知道任何有关于背景噪声的先验信息。这种虚警概 率的稳定性对于大多数的雷达，如搜索警戒雷达、跟踪雷达、火控雷达等都是至关重要的， 因此，CFAR检测逐渐已经成为现代雷达的一项标准技术。上个世纪80年代以来，随着信息技术和半导体技术的迅速进展，超高速集成电路 (VHSIC)和超大规模集成电路(VLSI)技术得到了大幅度提高。低速、低可靠性的单片机以 及小规模的集成电路已经越来越不能满足需要，正逐渐被DSP与可编程逻辑器件(如FPGA、 CPLD)所取代。目前的CFAR检测器有多种实现方法，主要实现方法包括PC软件实现、DSP 实现与FPGA实现。墨西哥国家天体物理实验室于2008年提出了一种在FPGA中快速实现CFAR的硬 件结构，具有很高的检测速度；同年，阿尔及利亚研究与发展中心与国立理工学院合作研制 了 一款基于TMS320C6711的CFAR检测器，其可应用于经典的脉冲压缩雷达中并完成信号的 实时处理；印度电子器件与雷达发展研究所2009年研制的基于ADSP 21160的并行雷达处 理机中成功实现了检测速度较高的CFAR检测器。在雷达仿真应用中，CFAR检测器较多的 利用PC软件实现。在上述的实现CFAR的方法中，利用PC软件实现CFAR检测开发简单，但是速度通 常不能达到实时处理的要求，而且不适于应用于大规模的雷达检测系统中；利用FPGA实现 CFAR处理具有很高的处理速度，但是具有开发难度大，周期长与灵活性差等缺点；利用普 通的DSP实现CFAR处理也难以保证实时处理，只有采用高性能的内部并行度高的DSP才能 兼顾CFAR处理的实时性与灵活性。目前，我国的CFAR检测技术的研究大多停留于理论阶段，将CFAR检测技术应 用到实际工作中去是十分重要的，因此我们设计了 一种基于高速DSP (AD公司出品的 ADSP-TS201 TigerSHARC)的 CFAR 检测器，该 CFAR 检测器利用 CA (cell average)-CFAR 检 测方法，以500MHz为工作时钟，具有超高的检测速度，可以满足现阶段几乎所有雷达的数 据检测的实时处理。
3(三)实用新型内容1、目的本实用新型的目的在于提供一种基于数字信号处理器的高速恒定虚警率 检测器及其检测方法，它通过TS201的汇编语言实现该检测器的功能，克服了现有技术的 不足。2、技术方案(1)见

图1所示，本实用新型一种基于数字信号处理器的高速恒定虚警率检测器， 它是由滑窗模块、检测门限计算模块与信号检测模块组成，它们之间的位置连接关系、信号 走向是被检测信号首先进入滑窗模块，经由滑窗模块筛选出检测单元、保护单元与参考单 元，然后经由检测门限计算模块计算出所需的检测门限，最后由信号检测模块判定检测单 元中是否存在目标。所述滑窗模块是由DSP内部的一系列取址单元和移位寄存器构成。它的功能是确 定连续的待检测信号中的检测单元、保护单元与参考单元，取出它们的值用于后续的计算 检测门限与信号检测，同时滑窗模块也具有滑动功能，因此可以保证信号的连续检测；所述检测门限计算模块是由DSP内部的加法器与乘法器构成。它的功能是利用滑 窗模块提取出的参考单元的数据，利用下式实时的计算信号的检测门限。其中T是所需的 检测门限，Xi是参考单元，N为参考单元的数量，Ph为系统所要求保证的恒定虚警律；
冬 --VN NT = a Xi = (Pfa _ 1 Xi
i=\ /=1所述信号检测模块是由一个比较器与数据记录单元构成。它的功能是检测样本中 是否存在目标。其中比较器用于判定检测样本中是否存在目标，若检测单元超过了检测门 限，则系统判定样本中目标存在，反之，判定目标不存在。数据记录单元则用于当判定检测 样本中存在目标的情况下，记录目标所在的位置。该检测器的工作原理介绍如下首先系统接收待检测信号，由滑窗模块提取出检测单元、保护单元与参考单元然 后将数据送给检测门限计算模块，由检测门限计算模块计算出对于本次检测单元的检测门 限，最后经由信号检测模块判定检测单元中是否存在目标，并记录目标位置。完成一次数据 检测后，滑窗模块将自动移位，以保证检测的连续进行。本检测器是以AD公司出品的高速DSPADSP-TS201 TigerSHARC为工作平台，系统 工作时钟高达500MHz，平均指令周期仅为2ns。该检测器可以同时完成双路数据的检测，检 测双路256点数据耗时5. 37us，平均完成每点检测的时间为10. 5ns。在保证一定的检测概 率的同时，可以提供恒定的虚警概率，其检测速度可以满足现今几乎所有雷达的数据检测 要求。它采用TS201提供的汇编语言实现。汇编语言可以充分的利用TS201的内部资源， 提高系统的指令执行效率与并行度，比常用的利用C语言实现的系统工作效率提高了约1 倍。(2) 一种基于数字信号处理器的高速恒定虚警率检测器的检测方法，该方法具体 步骤如下步骤一确定恒定的虚警概率与参考单元的数量，根据公式计算能保证恒定 的虚警概率的检测门限，再根据计算结果判断目标存在与否。该检测器采用滑窗式 CA(Cellaverage)-CFAR检测方式，可以通过检测单元周围的参考单元实时的计算检测门限。在图1中，待检测单元位于参考窗的中心，保护单元(为排除目标能量泄露导致的漏警 情况)与参考单元分别分布于检测单元两侧。在检测过程中，系统剔除检测单元的保护单 元，通过参考单元实时的估计检测门限。检测门限的计算方法如下式所示
权利要求一种基于数字信号处理器的高速恒定虚警率检测器，其特征在于，它是由滑窗模块、检测门限计算模块与信号检测模块组成，它们之间的位置连接关系、信号走向是被检测信号首先进入滑窗模块，经由滑窗模块筛选出检测单元、保护单元与参考单元，然后经由检测门限计算模块计算出所需的检测门限，最后由信号检测模块判定检测单元中是否存在目标；所述滑窗模块是由DSP内部的取址单元和移位寄存器构成；所述检测门限计算模块是由DSP内部的加法器与乘法器构成；所述信号检测模块是由一个比较器与数据记录单元构成。
专利摘要一种基于数字信号处理器的高速恒定虚警率检测器，该检测器由滑窗模块、检测门限计算模块与信号检测模块组成，它们的连接关系是被检测信号首先进入滑窗模块，筛选出检测单元、保护单元与参考单元，经由检测门限计算模块计算出所需的检测门限，最后由信号检测模块判定检测单元中是否存在目标。该检测器以经典的CA-CFAR为理论基础，在完成数据检测的过程中可以提供恒定的虚警概率，实现数据的恒虚警检测；该装置采用可编程器件DSP为数字信号处理核心器件，具有很强的灵活性和适应性；并具有超高的检测速度，可以满足现今几乎所有雷达的CFAR检测；它在雷达检测技术领域里具有实用价值和广阔的应用前景。
文档编号G01S7/40GK201732161SQ20102018853
公开日2011年2月2日 申请日期2010年5月5日 优先权日2010年5月5日
发明者姚旺, 张玉玺, 张磊, 王俊, 蒋海 申请人:北京航空航天大学