专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及一种内置多个信号处理电路等功能块的半导体集成电路，尤其涉及一种可以知道每个功能块的功率消耗的半导体集成电路。
背景技术：
就现有的半导体集成电路功率消耗的测量方法做一说明。
首先，在衬底上安装半导体集成电路。接着，把电流计连接到衬底内形成的供电用的配线上。并且，使衬底及半导体集成电路工作，利用电流计测量衬底内形成的供电用的配线的电流，再用测量出的电流值计算出半导体集成电路的功耗。
如上所述，现有的测量方法，如果电流计不能接到衬底上(例如衬底安装在机箱内等情况下)，就不能测出半导体集成电路的功耗。
而且，当衬底内的一个供电用的配线上连接多个半导体集成电路及电阻等时，则不能分别测出每个设备的功耗。
另外，近年来，虽然能够使用具有分别同步于不同的多个时钟信号工作的多个功能块的半导体集成电路，但却无法知道这种半导体集成电路内的多个功能块各自的功率消耗。
当然，公知的有一种仅在需要时才让计数器工作，从而降低功耗的计数装置(例如，参考专利文献1)。
但是，专利文献1刊载的计数装置，并不能分别测量出内部的多个功能块各自的功率消耗。
另外，公知的还有一种以模块单位判断供给时钟信号的半导体集成电路装置等(例如，参考专利文献2)。
遗憾的是，专利文献2所述的半导体集成电路装置等也不能分别测量出内部的多个信号处理电路的各自的功率消耗。
专利文献1特開2000-49593号公報(第1页、图1)(日本专利公报)专利文献2特開2000-148284号公報(第1页、图1)(日本专利公报)发明内容因此，鉴于上述技术缺陷，本发明的目的在于提供一种半导体集成电路，其内置多个信号处理电路等功能块，并且可以知道每个功能块的功率消耗。
为了解决以上问题，本发明的第一观点涉及的半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；多个计数器电路，用于对多个时钟信号分别进行计数；接口电路，用于向外部输出多个计数器电路分别进行计数的多个计数值。
这里，还可以设置控制电路，用于生成多个控制信号，分别控制对多个功能块的多个时钟信号的供给。
另外，本发明的第二观点涉及的半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；控制电路，用于生成多个控制信号，分别对向所述多个功能块提供所述多个时钟信号进行控制；多个计数器电路，用于在所述多个控制信号分别处于有效的期间，对另一个时钟信号进行计数；接口电路，用于向外部输出经过多个计数器电路分别进行计数的多个计数值。
其中还可以包括第2控制电路，分别向多个计数器电路提供第2组控制信号，控制多个计数器电路的工作。
另外，本发明的第三观点涉及的半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；第1控制电路，用于生成第1组控制信号，分别控制向所述多个功能块提供所述多个时钟信号；多个计数器电路，用于在第1组控制信号分别处于有效的期间，对另一个时钟信号进行计数；接口电路，用于向外部输出多个计数器电路分别进行计数的多个计数值；第2控制电路，为了使多个计数器电路工作，在预定的期间分别向多个计数器电路提供第2组控制信号，在预定期间过后，生成中断信号，指示外部CPU读取多个计数值。
另外，本发明的第四观点涉及的半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；第1控制电路，用于生成多个控制信号，分别控制向多个功能块提供多个时钟信号；多个计数器电路，用于在多个控制信号分别处于有效的期间，对另一个时钟信号进行计数；第2控制电路，根据外部提供的另一个控制信号，向多个计数器电路提供另一个时钟信号；接口电路，用于向外部输出多个计数器电路分别进行计数的多个计数值。
其中，另一个时钟信号的频率也可以比多个时钟信号的频率低。
而且，还可以包括转换电路，把多个计数器的计数值转换成串行信号输出；端子，用于向外部输出转换电路输出的串行信号。
依据上述组成，便可知道每个功能块的功率消耗。


图1给出的是采用本发明的第一实施方式的系统图；图2给出的是本发明的第一实施方式涉及的信号处理IC的组成图；图3给出的是采用本发明的第二实施方式的系统图；图4给出的是本发明的第二实施方式涉及的信号处理IC的组成图；图5给出的是采用本发明的第三实施方式的系统图；图6给出的是本发明的第三实施方式涉及的信号处理IC的组成图；图7给出的是采用本发明的第四实施方式的系统图；图8给出的是本发明的第四实施方式涉及的信号处理IC的组成图；图9给出的是采用本发明的第五实施方式的系统图；图10给出的是本发明的第五实施方式涉及的信号处理IC的组成图。
具体实施例方式
下面参考

本发明的实施方式。关于相同的构成要素使用同一个附图标记表示。
图1给出的是采用本发明的第一实施方式的信号处理IC(Integrated Circuit)的系统概况。如图1所示，该系统1具有CPU(Central Processing Unit)2；ROM(Read Only Memory)3；时钟发生器4；以及，作为本发明的第一实施例的信号处理IC10。其中，CPU2、ROM3及信号处理IC10通过总线5连接。
时钟发生器4根据信号处理IC10提供的第1～第3时钟启动信号，向信号处理IC10提供第1～第3时钟信号。信号处理IC10与时钟发生器4提供的第1～第3时钟信号同步工作。
图2给出的是信号处理IC10的内部组成的概况。如图2所示，信号处理IC10具有第1～第3信号处理电路(功能块)11～13；和总线接口电路14；和时钟启动信号生成电路15；和计数器控制电路16；和第1～第3计数器21～23。
总线接口电路14在第1～第3信号处理电路11～13、时钟启动信号生成电路15、计数器控制电路16、及第1～第3计数器21～23和总线5之间，进行信号传输。
时钟启动信号生成电路15，把第1～第3信号处理电路11～13分别生成的CLK控制信号直接作为第1～第3时钟启动信号提供给时钟发生器4(参考图1)，或者通过总线5及总线接口电路14接收CPU2(参考图1)提供的控制信号，并根据该控制信号生成第1～第3时钟启动信号，提供给时钟发生器4(参考图1)。
第1～第3信号处理电路11～13与时钟发生器4(参考图1)提供的第1～第3时钟信号同步工作，进行预定的信号处理。
计数器控制电路16通过总线5及总线接口电路14接收CPU 2(参考图1)提供的控制信号，根据该控制信号，向第1～第3计数器21～23提供计数器启动信号及计数器复位信号。
第1～第3计数器21～23在计数器启动信号有效期间，分别对第1～第3时钟信号进行计数。而且第1～第3计数器21～23在计数器复位信号变成有效状态时，计数值清零。
第1信号处理电路11在提供第1时钟信号期间的功率消耗W1，可用下列公式求出(数1) 其中K1是用下列公式求出的常数。
(数2)K1＝(第1信号处理电路11内的栅极(gate)数)×(施加在第1信号处理电路11的电源电压)×(第1信号处理电路11的平均工作率)×(修正系数) ...(2)所谓第1信号处理电路11的平均工作率就是第1信号处理电路11中的所有栅极中，正在工作的栅极的比率的时间平均，在第1信号处理电路11的电路设计结束阶段，可利用功率(power)模拟求出。
同样第2信号处理电路12的功率消耗W2，也可采用下列公式求出(数3) 其中K2是用下列公式求出的常数。
(数4)K2＝(第2信号处理电路12内的栅极数)×(施加在第2信号处理电路12的电源电压)×(第2信号处理电路12的平均工作率)×(修正系数) ...(4)另外，第3信号处理电路13的功率消耗W3，也可用下列公式求出(数5) 其中K3是采用下列公式求出的常数。
(数6)K3＝(第3信号处理电路13内的栅极的数目)×(施加在第3信号处理电路13的电源电压)
×(第3信号处理电路13的平均工作率)×(修正系数)...(6)信号处理IC10的总功率消耗Wa11为(数7)Wa11＝W1+W2+W3+We...(7)其中We是包括信号处理IC10内的非同步电路部分的功率消耗、静态功率消耗等在内的修正功率消耗。
再来看一下图1，ROM3存放常数K1～K3，CPU2根据需要，从信号处理IC10中读出第1～第3计数器21～23(参考图2)计数值，从ROM 3中读出常数K1～K3，通过进行上述(1)、(3)、及(5)公式的计算，即能够求出第1～第3信号处理电路11～13(参考图2)的各自功率消耗。
这样CPU2能够实时计算出第1～第3信号处理电路11～13(参考图2)的各自功率消耗，因此可以对电进行精细的管理。
另外，CPU2读出ROM3中存储的We，通过进行上述(7)公式的计算即可求出信号处理IC10的总功率消耗。
另外，在本实施方式中，信号处理IC10配置有时钟启动信号生成电路15及计数器控制电路16。但是，也可以在信号处理IC10的外部设置时钟启动信号生成电路15及计数器控制电路16。
而且时钟生成器4也可以在信号处理IC10内形成。
下面介绍本发明的第二实施方式，图3给出的是采用本发明的第二实施方式的信号处理IC的系统图。如图3所示，该系统31配置有CPU2、和ROM3、和时钟生成器34、和本发明的第二实施方式的信号处理IC40。CPU2、ROM3、及信号处理IC40通过总线5连接。
时钟发生器34根据信号处理IC40提供的第1～第3时钟启动信号，向信号处理IC 40提供第1～第3时钟信号。另外，时钟发生器34还向信号处理IC40提供频率比第1～第3时钟信号还低的第6时钟信号。而且，时钟发生器34向CPU2提供第4时钟信号，向ROM3提供第5时钟信号。CPU2、ROM3、及信号处理IC40分别与时钟发生器34提供的第1～第6时钟信号同步工作。
图4给出的是信号处理IC40的内部组成概况。如图4所示，信号处理IC40配置有第1～第3信号处理电路(功能块)11～13、和总线接口电路14、和时钟启动信号生成电路15、和计数器控制电路16、和第4～第6计数器41～43。
第4～第6计数器41～43在第1～第3计数器启动信号有效期间，分别对第6时钟信号计数。而且第4～第6计数器41～43在计数器复位信号有效时，计数值清零。
第1信号处理电路11在提供第1时钟信号期间的功率消耗W1，可用下列公式求出(数8) 其中K4是用下列公式求出的常数。
(数9)K4＝(第1信号处理电路11内的栅极的数目)×(施加在第1信号处理电路11的电源电压)×(第1信号处理电路11的平均工作率)×(第1时钟信号的频率)×(修正系数)...(9)同样，第2信号处理电路12的功率消耗W2也可用下列公式求出(数10) 其中K5是用下列公式求出的常数。
(数11)K5＝(第2信号处理电路12内的栅极的数目)×(施加在第2信号处理电路12的电源电压)×(第2信号处理电路12的平均工作率)×(第2时钟信号的频率)×(修正系数) ...(11)而且第3信号处理电路13的功率消耗W3也可用下列公式求出(数12) 其中K6是用下列公式求出的常数。
(数13)K6＝(第3信号处理电路13内的栅极的数目)×(施加在第3信号处理电路13的电源电压)×(第3信号处理电路13的平均工作率)×(第3时钟信号的频率)×(修正系数) ...(1 3)再来看一下图3，ROM3存储常数K4～K6，CPU2根据需要，分别从信号处理IC40读出第4～第6计数器41～43(参考图4)的计数值，和从ROM 3读出常数K4～K6，通过进行上述(7)、(9)、及(11)公式的计算，便能计算出第1～第3信号处理电路11～13(参考图4)各自的功率消耗。
这里对以上介绍的信号处理IC10(参考图2)与信号处理IC40(参考图4)做一比较。信号处理IC10内的第1～第3计数器21～23(参考图2)与第1～第3时钟信号同步工作。另外，信号处理IC40内的第4～第6计数器41～43在第1～第3时钟启动信号有效期间，分别对频率比第1～第3时钟信号低的第6时钟信号进行计数。因此，信号处理IC40可以用较信号处理IC10少的功率消耗，实现与信号处理IC10同样的功能。
另外，在本实施方式中，信号处理IC40配置了计数器控制电路16。但是，计数器控制电路16也可以设置在信号处理IC40的外部。
下面介绍本发明的第三实施方式。图5给出的是采用本发明的第三实施方式的信号处理IC的系统图。如图5所示，该系统51配备了CPU2、和ROM3、和时钟发生器34、和本发明的第三实施方式的信号处理IC60。CPU2、ROM3、及信号处理IC60通过总线5连接。
图6给出的是信号处理IC60的内部组成概况。如图6所示，信号处理IC60配备了第1～第3信号处理电路(功能块)11～13、和总线接口电路14、和时钟启动信号生成电路15、和第4～第6计数器41～43、和计数器控制电路61及中断控制电路62。
计数器控制电路61通过总线5和总线接口电路14接收CPU2(参考图5)提供的控制信号，基于该控制信号，向第4～第6计数器41～43提供计数器启动信号和计数器复位信号。而且计数器控制电路61收到CPU2(参考图3)提供的控制信号后，经过预定时间后，结束提供计数器启动信号的同时，向中断控制电路62提供计数结束信号。另外，计数器控制电路61可以采用降值计数器等管理预定的时间经过。
中断控制电路62若收到计数器控制电路61发来的计数结束信号，便向CPU2(参考图5)提供中断信号。CPU2若收到中断控制电路62发来的中断信号，便分别从信号处理IC40读出第4～第6计数器41～43(参考图4)的计数值，以及从ROM3读出常数K4～K6，通过进行(7)、(9)、及(11)公式的计算，就能够计算出第1～第3信号处理电路11～13(参考图6)的各自功率消耗。
这里对以上介绍的信号处理IC40(参考图4)与信号处理IC60(参考图6)做一比较。在采用信号处理IC40的系统31(参考图3)中，CPU2根据需要读取(例如每个预定的时间等)第4～第6计数器41～43(参考图4)的计数值，且计算出第1～第3信号处理电路11～13的功率消耗。另外，在采用信号处理IC60的系统51(参考图5)中，当CPU2收到中断控制电路62发出的中断信号时，只要读取第4～第6计数器41～43(参考图6)的计数值即可，因此，可减轻CPU2的负载。
下面介绍本发明的第四实施方式。图7给出的是采用本发明的第四实施方式的信号处理IC的系统图。如图7所示，该系统71配备了CPU2、和ROM3、和时钟生成器34、和本发明的第四实施方式的信号处理IC80。CPU2、ROM3、及信号处理IC80通过总线5连接。
图8给出的是信号处理IC80内部的组成概况。如图8所示，信号处理IC80配备了第1～第3信号处理电路(功能块)11～13、和总线接口电路14、和时钟启动信号生成电路15、和第7～第9计数器81～83、和计数器控制电路84。
计数器控制电路84在由CPU2(参考图7)提供计数器启动信号期间，向第7～第9计数器81～83提供时钟发生器34(参考图7)提供的第6时钟信号。另一方面，计数器控制电路84在CPU2(参考图7)不提供计数器启动信号期间，时钟发生器34(参考图7)不向第7～第9计数器81～83提供第6时钟信号。
第7～第9计数器81～83在第1～第3时钟启动信号有效期间，对计数器控制电路84提供的第6时钟信号进行计数。
再来看一下图7，CPU2根据需要，从信号处理IC80读出第7～第9计数器81～83(参考图8)的计数值，从ROM3读出常数K4～K6，通过进行(7)、(9)、及(11)公式的计算，就能够求出第1～第3信号处理电路11～13(参考图8)的各自的功率消耗。
在信号处理IC80中，第7～第9计数器81～83仅在CPU2向计数器控制电路84(参考图8)提供计数器启动信号期间工作，因此，能够降低功率消耗。
下面介绍本发明的第五实施方式。图9给出的是采用本发明的第五实施方式的信号处理IC的系统图。如图9所示，该系统91配备了CPU2、和ROM3、和时钟发生器34、和本发明的第五实施方式的信号处理IC100。CPU2、ROM3、及信号处理IC100通过总线5连接。
图10给出的是信号处理IC100内部的组成概况。如图10所示，信号处理IC100配备了第1～第3信号处理电路(功能块)11～13、和总线接口电路14、和时钟启动信号生成电路15、和计数器控制电路16、和第4～第6计数器41～43、和串行信号输出电路101及端子102。
串行信号输出电路101把第4～第6计数器41～43的计数值转换成串行信号，通过端子102向外部输出。
在信号处理IC100中，采用逻辑分析器等测量器接收端子102输出的信号，经PC机等进行(7)、(9)、及(11)公式的计算，即可求出第1～第3信号处理电路11～13各自的功率消耗。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同替换均由所附的权利要求书的内容涵盖。
附图标记说明1、31、51、71、91系统；2CPU；3ROM；4、34时钟发生器；5总线；10、40、60、80、100信号处理IC；11第1信号处理电路；12第2信号处理电路；13第3信号处理电路；14总线接口电路；
15时钟启动信号生成电路；16、51、61、84计数器控制电路；21第1计数器；22第2计数器；23第3计数器；41第4计数器；42第5计数器；43第6计数器；62中断控制电路；81第7计数器；82第8计数器；83第9计数器；101串行信号输出电路；102端子。
权利要求
1.一种半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；多个计数器电路，用于对所述多个时钟信号分别进行计数；接口电路，用于向外部输出所述多个计数器电路分别计数的多个计数值。
2.根据权利要求1所述的半导体集成电路，还包括控制电路，用于生成多个控制信号，所述多个控制信号分别控制向所述多功能块提供所述多个时钟信号。
3.一种半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；控制电路，用于生成多个控制信号，所述多个控制信号分别对向所述多个功能块提供所述多个时钟信号进行控制；多个计数器电路，在所述多个控制信号分别处于有效的期间，对另一个时钟信号进行计数；接口电路，用于向外部输出经过所述多个计数器电路分别进行计数后的多个计数值。
4.根据权利要求1至3中任一项所述的半导体集成电路，还包括第2控制电路，用于分别向所述多个计数器电路提供控制所述多个计数器电路动作的第2组控制信号。
5.一种半导体集成电路，包括多个功能块，用于分别实现预定功能，且根据多个时钟信号分别工作；第1控制电路，用于生成第1组控制信号，所述第1组控制信号分别控制向所述多个功能块提供所述多个时钟信号；多个计数器电路，用于在所述第1组控制信号分别处于有效的期间，对另一个时钟信号进行计数；接口电路，用于向外部输出所述多个计数器电路分别进行计数的多个计数值；第2控制电路，在预定的期间，分别向所述多个计数器电路提供第2组控制信号，以使所述多个计数器电路工作，在所述预定期间过后，生成中断信号，指示外部的CPU读取所述多个计数值。
6.一种半导体集成电路，包括多个功能块，分别用于实现预定功能，且根据多个时钟信号分别工作；第1控制电路，用于生成多个控制信号，所述多个控制信号分别控制向所述多个功能块提供所述多个时钟信号；多个计数器电路，在所述多个控制信号分别处于有效的期间，对另一个时钟信号进行计数；第2控制电路，根据外部提供的另一个控制信号，向所述多个计数器电路提供所述另一个时钟信号；接口电路，用于向外部输出所述多个计数器电路分别进行计数后的多个计数值。
7.根据权利要求3至6中任一项所述的半导体集成电路，其特征在于所述另一个时钟信号的频率比所述多个时钟信号的频率低。
8.根据权利要求1至7中任一项所述的半导体集成电路，还包括转换电路，用于把所述多个计数器的计数值转换成串行信号并输出；端子，用于向外部输出所述转换电路输出的所述串行信号。
全文摘要
本发明提供一种半导体集成电路，能够清楚每个功能块的功率消耗。该半导体集成电路包括第1～第3信号处理电路(11)～(13)，分别与外部提供的第1～第3时钟信号同步工作；第1～第3计数器(21)～(23)，分别用于第1～第3时钟信号的计数；总线接口电路(14)，用于向外部输出第1～第3计数器(21)～(23)分别进行计数的计数值；时钟启动信号生成电路(15)，用于生成第1～第3时钟启动信号，分别控制提供给第1～第3信号处理电路(11)～(13)的第1～第3时钟信号；计数器控制电路(16)，用于提供使第1～第3计数器(21)～(23)复位及工作的计数器复位信号和计数器启动信号。
文档编号G01R31/28GK1578148SQ200410069760
公开日2005年2月9日 申请日期2004年7月14日 优先权日2003年7月16日
发明者小日向淳 申请人:精工爱普生株式会社