专利名称：评估半导体器件的方法
技术领域：
本发明涉及一种评估具有MOS(金属氧化物半导体)结构的半导体器件的方法，具体的，涉及一种评估半导体器件的方法，其通过泄漏路径来分离栅极泄漏电流。
背景技术：
近年来，积极地发展了使用半导体器件的功能性电路。为了实现高功能性电路，必须使器件以高速工作以便实现高功能性电路，对此必须减小器件的尺寸并将器件集成。但是，当器件变的更小时，引起了阈值电压下降或击穿，产生所谓的短沟道效应，其意味着不能通过栅极电压控制漏极电流。为了抑制短沟道效应，将栅绝缘膜减薄是很有效的。但是，当栅绝缘膜变薄时，栅极泄漏电流增大以引起电路操作的失效。
另一方面，依照非专利文献1(Nicollian and Brews，MOS Physics andTechnology，p.378，图9.4)，在衬底中具有较小杂质浓度的MOS电容器的情况下，耗尽层从栅电极的边缘横向延伸。由于耗尽层边缘部分的宽度比栅电极正下方的耗尽层宽度要小，因此耗尽层边缘部分具有比栅电极正下方的耗尽层更大的电场。因此，来自耗尽层边缘部分的栅极泄漏电流增加。由此，在衬底中具有低杂质浓度的MOS电容器中产生的栅极泄漏电流包括从整个的电极平面中流动的面内(in-plane)泄漏电流和来自耗尽层边缘部分的泄漏电流。
此外，在例如晶体管的场效应半导体器件中，从半导体的边缘部分沿源极至漏极的方向(沟道长度方向)产生泄漏电流。与此相关的，使用图12A与12C的晶体管的顶视图，以及图12B与12D的晶体管的截面图，来简单描述来自上述耗尽层边缘部分的泄漏电流和来自半导体边缘部分的泄漏电流。
耗尽层边缘泄漏电流对应于来自耗尽层边缘部分的泄漏电流，其为图12A的晶体管顶视图中虚线围绕的区域中产生的电流，并且与晶体管的截面图12B中的箭头指示的方向流动的电流对应。硅边缘泄漏电流对应于来自半导体边缘部分的沿源极至漏极方向(沟道长度方向)的泄漏电流对应，其为晶体管的顶视图12C中虚线围绕的区域中产生的电流，并且与晶体管的截面图12D中的箭头指示的方向流动的电流对应。当绝缘体变薄时，该区域变得较其它区域更薄。因此，施加高电场而产生泄漏电流。硅边缘泄漏电流取决于半导体的蚀刻形状，并且是只在场效应晶体管中产生的泄漏电流。

发明内容
如上所述，已知在导体(栅电极)的平面中产生来自耗尽层的边缘部分和来自半导体的边缘部分的泄漏电流。但是，不可能通过泄漏路径定量地分离栅极泄漏电流。由此，定量地改进栅绝缘膜以进行适当的响应是不可能的。
考虑到实际的状况，本发明的一个目的是一种用于评估半导体器件的方法，其通过泄漏路径分离栅极泄漏电流。而且，本发明的另一个目的是适当地反馈至工序中以使得栅绝缘膜能够得到定量地改进。
依照本发明的评估半导体器件的方法包括向具有半径r的导体(栅电极)施加电压以测量栅极泄漏电流的第一步骤，将栅极泄漏电流除以其中半导体与导体交迭的区域面积来计算电流密度Jg的第二步骤，以及通过使用具有半径r的倒数和电流密度Jg的公式Jg＝2A/r+B(A与B分别为常数)的系数来计算耗尽层边缘泄漏电流和面内泄漏电流的第三步骤。
第一步骤是提供半导体与导体之间的电位差的步骤，并优选半导体的电位等于较低电位电源Vss的电位。许多情况下较低电位电源的电位是地电位(＝0V)。第二步骤中，其中半导体与导体交迭的区域面积对应于导体的面积πr2。因此，可使用该值πr2。第三步骤中，系数与2A和B对应。耗尽层边缘泄漏电流与2A成比例，面内泄漏电流与B成比例。
依照本发明的另一种评估半导体器件的方法包括向导体施加电压以测量栅极泄漏电流的第一步骤，将栅极泄漏电流除以其中半导体与导体交迭的区域面积来计算电流密度Jg的第二步骤，以及通过使用具有半导体的沟道宽度W和沟道长度L的倒数与电流密度Jg的公式Jg＝A/W+B/L+C(A、B与C分别为常数)的系数，来计算耗尽层边缘泄漏电流、面内泄漏电流和硅边缘泄漏电流的第三步骤。
第一步骤是提供半导体与导体之间的电位差的步骤，其优选包括在半导体中的杂质区的电位等于较低电位电源Vss的电位。第二步骤中，其中半导体与导体交迭的区域面积对应于包括在半导体中的沟道形成区，并具有与沟道宽度乘以沟道长度所给出的面积W×L(W是沟道宽度，L是沟道长度)相对应的区域。因此，可使用该值W×L。第三步骤中，系数与A、B和C对应。耗尽层边缘泄漏电流与A成比例，面内泄漏电流与B成比例，硅边缘泄漏电流与C成比例。
本发明中，半导体器件具有MOS结构(半导体、绝缘体和导体的叠层结构)，并且与例如MOS电容器或晶体管的器件相对应。此外，如上所述，耗尽层边缘泄漏电流与来自耗尽层边缘部分的泄漏电流相对应，面内泄漏电流与来自栅电极平面的泄漏电流相对应，硅边缘泄漏电流与来自半导体边缘部分的沿源极至漏极方向(沟道长度方向)的泄漏电流相对应。


附图中图1A和1B分别是描述依照本发明评估半导体器件的方法的流程图；图2A和2B分别是MOS电容器的截面图和顶视图；图3A和3B分别是示出MOS电容器的栅极泄漏电流密度对于电极半径和关于电极半径倒数的依赖关系曲线图；图4是示出MOS电容器的栅极泄漏电流对于绝缘膜厚度的依赖关系曲线图；图5A和5B是晶体管的截面图和顶视图；图6A和6B分别是示出n沟道晶体管的栅极泄漏电流密度对于沟道长度和关于沟道宽度的依赖关系曲线图；图7A和7B分别是示出p沟道晶体管的栅极泄漏电流密度对于沟道长度和关于沟道宽度的依赖关系曲线图；图8A和8B分别是示出n沟道晶体管的栅极泄漏电流密度对于沟道长度的倒数和对于沟道宽度倒数的依赖关系曲线图；图9是示出n沟道晶体管的栅极泄漏电流对于绝缘膜膜厚度的依赖关系曲线图；图10A和10B分别是示出p沟道晶体管的栅极泄漏电流密度对于沟道长度倒数和对于沟道宽度倒数的依赖关系曲线图；图11是示出p沟道晶体管的栅极泄漏电流对于绝缘膜膜厚度的依赖关系曲线图；和图12A到12D是描述硅边缘泄漏电流和耗尽层边缘泄漏电流的图。
具体实施例方式
(实施例模式)本发明的实施例模型将参照附图来描述。
首先，作为具有MOS结构的半导体器件，将介绍MOS电容器的例子。来自导体边缘部分的泄漏电流被认为与导体的外围长度成比例。在这种关系下，当包括圆形导体的MOS电容器具有电极半径r和比例常数A时，来自导体边缘部分的泄漏电流Ig1以Ig1＝2πr×A(公式1)来表示。同样的，来自导体平面的泄漏电流Ig2以Ig2＝πr2×B(公式2)来表示。但是，在公式1和2中，通过栅绝缘膜的厚度、施加于导体的电压和硅晶片衬底的掺杂密度的函数来给出比例常数A与B。因此，包括来自导体边缘部分和来自导体平面的泄漏电流的栅极泄漏电流Ig3由公式1和公式2之和来给出，其表示为Ig3＝Ig1+Ig2＝2πr×A+πr2×B(公式3)。
从公式3中得出，以Jg＝Ig3/πr2＝2A/r+B(公式4)来表示栅极泄漏电流的电流密度Jg。接着，从公式4，得出电流密度Jg与电极半径r的倒数成比例。因此，可从通过使用公式4所给出的线的斜率(2A)和截距(B)分别得到来自导体边缘部分的泄漏电流和来自导体平面的泄漏电流，以拟合电流密度和电极半径r的倒数(线性方程)之间的关系。
依照本发明的使用上述模型用于评估半导体器件的方法，包括如图1A所示的三个步骤。
第一步骤中，向具有半径r的导体施加电压以测量栅极泄漏电流。这里，在半导体和导体之间提供电位差，使得半导体的电位等于较低电位电源Vss的电位(许多情况下为0V)，并测量向导体施加电压时流过的电流(栅极泄漏电流)。
第二步骤中，计算电流密度Jg。更具体的，栅极泄漏电流除以其中半导体与导体交迭的区域的面积来计算电流密度Jg。得到其中半导体与导体交迭的区域的面积作为导体的面积πr2。
第三步骤中，从具有导体半径r的倒数和电流密度Jg的公式Jg＝2A/r+B(A和B分别是常数)的系数，来计算耗尽层边缘泄漏电流和面内泄漏电流。更具体的，计算每个泄漏电流的电流密度的值。耗尽层边缘泄漏电流与公式中的斜率2A成比例，面内泄漏电流与其截距成比例。如果必要的话，可通过使用所计算的每个泄漏电流密度和其中半导体与导体交迭的区域面积来计算每个泄漏电流。
下面，作为具有MOS结构的半导体器件，将介绍晶体管的例子。在晶体管结构中，栅极泄漏电流被认为在导体平面中、自耗尽层的边缘部分以及自半导体的边缘部分产生，并且面内泄漏电流、硅边缘泄漏电流和耗尽层边缘泄漏电流被认为分别与导体面积、沟道长度和沟道宽度成比例。由于通过这些泄漏电流之和给出实际测量的栅极泄漏电流，因此用Ig5＝L×A+W×B+L×W×C(公式5)表示Ig5，其中L代表TFT的沟道长度(栅极长度)，W代表沟道宽度(栅极宽度)，比例常数A、B与C通过栅绝缘膜的厚度、沟道的掺杂密度和向导体施加的电压的函数来给出。公式5中，第一项(L×A)、第二项(W×B)和第三项(L×W×C)分别代表硅边缘泄漏电流、耗尽层边缘泄漏电流和面内泄漏电流。从公式5中得出，由Jg＝Ig5/(L×W)＝A/W+B/L+C(公式6)来表示栅极泄漏电流的电流密度Ig。
依照本发明的使用上述模式评估半导体器件的方法，包括如图1B所示的三个步骤。
第一步骤中，向导体施加电压来测量栅极泄漏电流。这里，在半导体和导体之间提供电位差，使得包含于半导体中的杂质区的电位等于较低电位电源的电位，以及测量当向导体施加电压时流过的电流(栅极泄漏电流)。
第二步骤中，计算电流密度Jg。更具体的，栅极泄漏电流的值除以其中半导体与导体交迭的区域面积，来计算电流密度Jg。第二步骤中，可使用沟道宽度乘以沟道长度而给出的面积W×L来作为其中半导体与导体交迭的区域面积，以计算电流密度Jg。
第三步骤中，使用具有半导体的沟道宽度W和沟道长度L的倒数和电流密度Jg的公式Jg＝A/W+B/L+C(A、B与C分别为常数)的系数来计算耗尽层边缘泄漏电流、面内泄漏电流和硅边缘泄漏电流。更具体的，计算每个泄漏电流的电流密度值。硅边缘泄漏电流与公式第一项的常数A成比例，耗尽层边缘泄漏电流与其第二项的常数B成比例，面内泄漏电流与其第二项的常数C成比例。如果必要的话，可通过使用计算出的每一个泄漏电流的电流密度和其中半导体与导体交迭的区域面积来计算每一个泄漏电流。
也可把包括上述方法的本发明应用到通过使用非晶半导体或多晶半导体制造的任意n沟道FET和p沟道FET，其中多晶半导体是在单晶硅晶片衬底或玻璃衬底上结晶或淀积的。此外，可把本发明应用于任意的具有单漏极结构的FET、具有LDD结构的FET和具有GOLD结构的FET。如用于上述FET的半导体，除了例如硅(Si)和锗(Ge)的简单物质以外，也可使用例如GaAs、InP、SiC、ZnSe与GaN的化合物半导体和例如SiGe与AlxGaAs1-x的合金半导体。作为绝缘体，可以使用例如根据热氧化处理制造的薄膜、根据TEOS(四乙基原硅酸盐)气体的制造工艺制造的薄膜、氮氧化硅膜、氮化硅膜的单层膜，以及单层膜组合的多层膜。作为导体(栅电极)，除了多晶半导体(p-Si)以外，也可使用包括钨(W)、铝(Al)、钛(Ti)或钽(Ta)的单层膜或单层膜组合的多层膜。
此外，n沟道FET对应于具有其中注入了作为施主的例如磷(P)、砷或锑(Sb)的杂质的源区、漏区和LDD区，以及其中注入了作为受主的例如硼(B)、锡(Sn)或铝(Al)杂质的沟道区的FET。p沟道FET对应于具有其中注入了作为受主的例如硼、锡或铝杂质的源区、漏区和LDD区，以及其中注入了作为施主的例如磷、砷或锑杂质的沟道区的FET。
(实施例1)把MOS电容器作为半导体器件的一个示例来描述以下通过泄漏路径来分离MOS电容器的栅极泄漏电流的方法。
首先，将参照截面图2A和顶视图2B来简单描述用来在下面评估的制造MOS电容器的方法。
最初，在p型硅晶片衬底10上(电阻为2-7Ω)，通过CVD形成氮氧化硅膜作为绝缘膜11。该绝缘膜11形成为具有20nm、30nm、40nm、50nm和80nm的每一不同厚度。接着，对于栅电极12，通过溅射来分别淀积氮化钽(TaN)和钨(W)为30nm与370nm的厚度。接下来，为了得到0.125mm、0.25mm和0.5mm的半径r，使用光致抗蚀剂掩模来进行构图和干法蚀刻。然后，形成具有分别包括氮化钽和钨的两层的栅电极12。在硅晶片衬底10的背表面上，通过溅射来淀积400nm厚度的硅化铝(AlSi)。此后，在350℃进行热处理用于氢退火。利用依照上述工艺制造的MOS电容器来测量栅极泄漏电流，其中硅晶片衬底10的底部接地，并向栅电极12施加0-50V的电压。
图3A示出了栅极泄漏电流的电流密度对于电极半径的依赖关系，其中当向绝缘膜施加4MV/cm的电场时产生栅极泄漏电流，在对数刻度中，横坐标表示电极半径r(mm)，纵坐标表示电流密度Jg(A/μm2)。更具体的，对于对数刻度，“0.0E+00”、“5.0E-15”、“1.0E-14”、“1.5E-14”、“2.0E-14”与“2.5E-14”分别表示“0”、“5.0×10-15”、“1.0×10-14”、“1.5×10-14”、“2×10-14”与“2.5×10-14”，在随后的曲线图中相同。
进而，图3A中，通过连接圆形标记(○)给出的线示出绝缘膜为20nm厚度时的结果，通过连接三角形标记(△)给出的线示出绝缘膜为30nm厚度时的结果，通过连接菱形标记(◇)给出的线示出绝缘膜为40nm厚度时的结果，通过连接矩形标记(□)给出的线示出绝缘膜为50nm厚度时的结果，通过连接交叉标记(×)给出的线示出绝缘膜为80nm厚度时的结果，其与图3B中相同。
从图3A中，得出随着电极半径变大，电流密度的增加不依赖于的绝缘膜的膜厚度。如果栅极泄漏电流主要取决于面内泄漏电流，则电流密度不取决于电极半径。因此，得出栅极泄漏电流包括来自电极平面以外的区域中的泄漏电流。
图3B示出栅极泄漏电流的电流密度对于电极半径倒数的依赖关系，其中当向绝缘膜施加4MV/cm的电场时产生栅极泄漏电流，在对数刻度中，横坐标表示电极半径的倒数1/r(mm-1)，纵坐标表示电流密度Jg(A/μm2)。
从图3B，得出电流密度与电极半径的倒数成正比，而不依赖于绝缘膜的膜厚度。这里，从上述的公式4中，得出当栅极泄漏电流为面内泄漏电流和耗尽层边缘泄漏电流之和时，电流密度与电极半径的倒数成正比。因此，从图3B中得出栅极泄漏电流为面内泄漏电流和耗尽层边缘泄漏电流之和。
接着，图4示出在图3B中线的斜率和截距基础上，计算出的面内泄漏电流和耗尽层边缘泄漏电流，其中电极半径为0.5mm，在对数刻度中，横坐标表示绝缘膜的膜厚度(nm)，纵坐标表示电流密度Jg(A/μm2)。
从图4中得出当绝缘膜的膜厚度为40nm或更大时，栅极泄漏电流主要取决于耗尽层边缘泄漏电流，当绝缘膜的膜厚度为40nm或更小时，除了耗尽层边缘电流以外还产生面内泄漏电流。
栅极泄漏电流以及电流值中面内泄漏电流对于电流值中耗尽层边缘泄漏电流的比率根据向栅电极施加的电压变化。
(实施例2)将TFT作为半导体器件的一个示例来描述以下通过泄漏路径来分离MOS电容器的栅极泄漏电流的方法。
首先，将参照截面图5A和顶视图5B来简单描述用来在下面评估中的制造TFT的方法。
最初，在玻璃衬底20上，形成厚度为150nm的氧化硅膜作为绝缘膜21，然后，在绝缘膜21上，形成50nm厚的非晶半导体(a-Si/非晶硅)膜。接着，在非晶半导体膜中添加催化剂(优选为镍)，并进行热处理或激光辐照以形成结晶半导体膜。接着，作为沟道掺杂，在形成n沟道TFT的情况下，进行掺杂工序以向结晶半导体膜掺杂浓度为4×1013原子/cm2的磷，而在形成p沟道TFT的情况下，进行掺杂工序以向结晶半导体膜掺杂浓度为2×1013原子/cm2的硼。然后，在进行完结晶化半导体膜的构图之后，形成绝缘膜(栅绝缘膜)25。分别地将绝缘膜25形成为具有20nm、30nm、40nm、50nm和80nm的不同厚度的每一种。
然后，通过溅射分别淀积30nm厚度和370nm厚度的氮化钽和钨，之后，使用光致抗蚀剂掩膜以进行构图和干法蚀刻。接着，形成具有分别包括氮化钽和钨的两层的栅电极26。接下来，为了形成源区和漏区(对应图5B的截面结构中的杂质区22和23)及沟道形成区24，依照绝缘膜25的膜厚度，适当地改变加速电压，使得在形成n沟道TFT时，进行掺杂工序以向结晶半导体膜掺杂浓度为3×1015至1×1016原子/cm2的磷，而适当地改变加速电压使得在形成p沟道TFT时，进行掺杂工序以向结晶半导体膜掺杂浓度为1×1016原子/cm2的硼。之后，在550℃进行4小时的热处理来激活掺杂剂。
使用依照上述工序制造的晶体管来测量栅极泄漏电流，其中源区和漏区接地，在n沟道TFT的情况下向栅电极施加0到50V的电压，而在p沟道TFT的情况下向栅电极施加0到-50V的电压。
图6A示出栅极泄漏电流密度对于沟道长度的依赖关系，其中当向具有8μm的沟道宽度(W)的n沟道晶体管的栅绝缘膜施加6MV/cm的电场时产生栅极泄漏电流，在对数刻度中，横坐标表示沟道长度L(μm)，纵坐标表示电流密度Jg(A/μm2)。
然后，通过连接黑色菱形标记(◆)给出的线示出绝缘膜为20nm厚度时的结果，通过连接三角形标记(△)给出的线示出绝缘膜为30nm厚度时的结果，通过连接白色菱形标记(◇)给出的线示出绝缘膜为40nm厚度时的结果，通过连接矩形标记(□)给出的线示出绝缘膜为50nm厚度时的结果，通过连接圆形标记(○)给出的线示出绝缘膜为80nm厚度时的结果，其与图6B、7A、7B、8A、8B、10A和10B中相同。
从图6A中，得出电流密度对于沟道宽度的依赖性较低。此外，还得出其趋向不取决于绝缘膜的厚度。
图6B示出栅极泄漏电流的电流密度对于沟道宽度的依赖关系，其中当向具有1.5μm的沟道长度(L)的n沟道晶体管的栅绝缘膜施加6MV/cm的电场时，产生栅极泄漏电流，在对数刻度中，横坐标表示沟道宽度W(μm)，纵坐标表示电流密度Jg(A/μm2)。
从图6B得出随着沟道宽度变宽，电流密度减小。该趋向表明硅边缘泄漏电流包含在栅极泄漏电流中。
从图6A和6B中，得出面内泄漏电流和硅边缘泄漏电流产生作为n沟道晶体管的栅极泄漏电流。
图7A示出栅极泄漏电流的电流密度对于沟道长度的依赖关系，其中当向具有8μm的沟道宽度(W)的p沟道晶体管的栅绝缘膜施加6MV/cm的电场时产生栅极泄漏电流，在对数刻度中，横坐标表示沟道长度L(μm)，纵坐标表示电流密度Jg(A/μm2)。
从图7A中得出电流密度随沟道长度变大而减小。如果栅极泄漏电流仅包括面内泄漏电流和硅边缘泄漏电流，则电流密度不取决于沟道长度。因此，该结果表明栅极泄漏电流中还包括其他泄漏电流，例如耗尽层边缘泄漏电流。
图7B示出栅极泄漏电流密度对于沟道宽度的依赖关系，其中当向具有1.5μm的沟道长度(L)的p沟道晶体管的栅绝缘膜施加6MV/cm的电场时产生栅极泄漏电流，在对数刻度中，横坐标表示沟道宽度W(μm)，纵坐标表示电流密度Jg(A/μm2)。
从图7B得出，作为n沟道晶体管，电流密度随沟道宽度变宽而减小。该趋向表明硅边缘泄漏电流包含在栅极泄漏电流中。
从图7A和7B中，可以相信，p沟道晶体管的栅极泄漏电流包括硅边缘泄漏电流和其他泄漏电流，例如耗尽层边缘泄漏电流。
接着，为了研究栅极泄漏电流的起因，证实密度对于沟道长度的倒数与沟道宽度的倒数的依赖性是否适合公式6。
图8A示出n沟道晶体管的栅极泄漏电流密度对于沟道长度倒数的依赖关系。
从图8A得出电流密度几乎不取决于沟道长度的倒数。该结果表明来自耗尽层边缘的泄漏电流非常小，可从公式6中排除。
图8B示出n沟道晶体管的栅极泄漏电流密度对于沟道宽度倒数的依赖关系。
从图8B中，在20nm厚的栅绝缘膜时，测量栅极泄漏电流的噪声很大，其示出测量的限度。除了20nm厚的栅绝缘膜的情况，得出电流密度与沟道宽度的倒数成正比。因此，该结果表明硅边缘泄漏电流包括在栅极泄漏电流中。此外，依照公式6，由于根据拟合的线的截距表示根据公式6的面内泄漏电流，其不为零，因此栅极泄漏电流还包括面内泄漏电流。
下面，在沟道长度为8μm及沟道宽度为8μm的情况下，按照图8A或8B拟合的线得到斜率和截距，并且使用公式6来得到栅绝缘膜的厚度和电流密度之间的关系。图9示出其结果。耗尽层边缘泄漏电流的密度小于1×10-16A/μm2，并大大小于硅边缘泄漏电流和面内泄漏电流的密度，因此，图9中未示出耗尽层边缘泄漏电流的密度。
从图9，得出栅极泄漏电流主要包括面内泄漏电流和硅边缘泄漏电流，其趋向于随栅绝缘膜的厚度变小而增加。
下面，还是对于p沟道晶体管，以同样的方式搜索电流密度对于沟道长度的倒数和沟道宽度的倒数的依赖关系。
图10A示出p沟道晶体管的栅极泄漏电流密度对于沟道长度的倒数的依赖关系。从10A得出电流密度与沟道长度的倒数成正比。
图10B示出p沟道晶体管的栅极泄漏电流的密度对于沟道宽度的倒数的依赖关系。从10B得出电流密度与沟道宽度的倒数成正比。
这些结果表明栅极泄漏电流包括硅边缘泄漏电流和耗尽层边缘泄漏电流。
下面，当沟道长度为8μm及沟道宽度为8μm的情况下，按照图10A或10B拟合的线得到斜率和截距，并使用公式6来得到栅绝缘膜的厚度和电流密度之间的相关性。图11示出其结果。
从图11得出栅极泄漏电流包括面内泄漏电流、硅边缘泄漏电流和耗尽层边缘泄漏电流。
比较图9和图11，得出与p沟道晶体管相比，n沟道晶体管的面内泄漏电流和硅边缘泄漏电流都更大。作为该趋势的原因，考虑如下。
在n沟道晶体管的情况下，由于在栅电极上施加正电压，电子被感应到栅绝缘膜和硅之间的界面，并注入到绝缘膜中。相反，在p沟道晶体管的情况下，由于在栅电极上施加负电压，因此空穴被感应到栅绝缘膜和硅之间的界面，并注入到绝缘膜中。由于硅与栅绝缘膜之间相对于空穴的势垒比相对于电子的势垒更高，假设施加给n沟道晶体管的栅极电压的绝对值等于施加于n沟道晶体管的栅极电压的绝对值，则电子更可能被注入。因此，由于电子更可能被注入到绝缘膜，因此在n沟道晶体管的情况下认为面内泄漏电流是主要的。同时，由于空穴不太可能注入到绝缘膜中，因此在p沟道晶体管的情况下，认为面内泄漏电流很小，而很可能泄漏的来自边缘部分的泄漏电流很大。
如上所述，本发明能够通过泄漏路径来定量地分离栅极泄漏电流，并能够向工序中适当地反馈使栅绝缘膜得到定量性的改进。
尽管通过参考附图举例的方式全面的描述了本发明，对于本领域技术人员来说应当理解各种改变和修改。因此，不脱离本发明以下的限定的改变和修改，都理解为包括于其中。
权利要求
1.一种评估半导体器件的方法，该半导体器件包含半导体、绝缘体和导体的叠层，包括向半径为r的导体施加电压以测量栅极泄漏电流；将栅极泄漏电流除以其中半导体与导体交迭的区域面积来计算电流密度Jg；使用公式Jg＝2A/r+B(A和B分别是常数)的系数来计算耗尽层边缘泄漏电流和面内泄漏电流；和通过使用公式Jg＝2A/r+B(A和B分别是常数)的系数来计算耗尽层边缘泄漏电流和面内泄漏电流。
2.一种评估半导体器件的方法，该半导体器件包含半导体、绝缘体和导体的叠层，包括向导体施加电压以测量栅极泄漏电流；将栅极泄漏电流除以其中半导体与导体交迭的区域面积来计算电流密度Jg；和通过使用公式Jg＝A/W+B/L+C(A、B与C分别为常数)的系数来计算耗尽层边缘泄漏电流、面内泄漏电流和硅边缘泄漏电流。
3.一种评估半导体器件的方法，该半导体器件包含半导体、绝缘体和导体的叠层，包括使半导体的电位等于较低电位电源的电位，并向半径为r的导体施加电压以测量栅极泄漏电流；将栅极泄漏电流除以导体的面积πr2来计算电流密度Jg；使用公式Jg＝2A/r+B(A和B分别是常数)的系数来计算耗尽层边缘泄漏电流和面内泄漏电流；和通过使用公式Jg＝2A/r+B(A和B分别是常数)的系数来计算耗尽层边缘泄漏电流和面内泄漏电流。
4.一种评估半导体器件的方法，该半导体器件包含半导体、绝缘体和导体的叠层，包括使包含于半导体中的杂质区的电位等于较低电位电源的电位，并向导体施加电压以测量栅极泄漏电流；将栅极泄漏电流除以其中半导体与导体交迭的区域面积W×L(W是沟道宽度，L是沟道长度)来计算电流密度Jg；和通过使用公式Jg＝A/W+B/L+C(A、B与C分别为常数)的系数来计算耗尽层边缘泄漏电流、面内泄漏电流和硅边缘泄漏电流。
全文摘要
本发明的目的是提供一种评估包括半导体、绝缘体和导体的半导体器件的方法。本发明具有向导体施加电压以测量电流值的第一步骤，将电流值除以其中半导体与导体交迭的区域面积来计算电流密度Jg的第二步骤，和通过使用具有半径r的倒数和电流密度Jg的公式Jg＝2A/r+B(A和B分别是常数)的系数，来计算耗尽层边缘泄漏电流和面内泄漏电流的第三步骤。可选择的，本发明具有第一步骤、第二步骤和另一使用具有半导体沟道宽度W的倒数与沟道长度L的倒数及电流密度Jg的公式Jg＝A/W+B/L+C(A、B与C分别为常数)的系数，来计算耗尽层边缘泄漏电流、面内泄漏电流和硅边缘泄漏电流的第三步骤。
文档编号G01R31/26GK1580798SQ20041007667
公开日2005年2月16日 申请日期2004年7月30日 优先权日2003年7月31日
发明者本田达也, 浅野悦子 申请人:株式会社半导体能源研究所