专利名称：防闩锁效应的保护环结构和验证方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种防闩锁效应的保护环结构。本发明还涉及一种防闩锁效应的保护环结构的验证方法。
背景技术：
闩锁效应(Latch-up Effect)是一种由脉冲电流或电压波动使互补性MOS场效应管(CMOS)的寄生晶闸管(SCR)开启导致雪崩电流放大效应的一种自毁性现象。通过在Vdd和Nss输电线间建立低阻通道，可以使高电流在寄生电路之间流通，从而导致电路停止正常工作甚至自毁。在现有技术中，可以利用倒掺杂井(Retrograde Well),沟槽隔离(Trench·Isolation),在重惨衬底上增加外延层(Epitaxial layer on heavily doped substrate)等工艺手段以期降低Well区阻值，从而达到抑制寄生效应的作用。而对于工艺窗口较小的器件，采用设计优化的方法同样能够达到抑制闩锁的作用。比如保护环结构(Guard-Ring Structure)就是一种用来防止器件发生闩锁效应的一种设计结构。通过在N阱(N-well)中加入N+环即N+保护环，或在P阱(P_well)中加入P+环即P+保护环可以达到抑制闩锁电流的作用。现有技术中通常是采用对称型双保护环(Double Guard-Ring)或对称型双-多重保护环结构(Multi-Double Guard-Ring)以确保抑制效果。如图I所示，为现有对称型双保护环的示意图，在硅衬底上形成有P阱(P_Well)4和N阱(N-Well) 1，在所述P阱4中形成有NM0S，所述NMOS形成于所述N+区6中；在所述N阱I中形成有PM0S，所述PMOS形成于所述P+区3中。现有对称型双保护环包括了两个保护环，分别为在所述P阱4的形成有P+保护环5，所述P+保护环5环绕在所述NMOS即所述N+区6周围；在所述N阱I的形成有N+保护环2，所述N+保护环2环绕在所述PMOS即所述P+区3周围。所述P+保护环5和所述N+保护环2都为只围绕一个NMOS或PMOS的单重结构。特征宽度W为所述PMOS的P+源漏区即所述P+区3和所述NMOS的N+源漏区即所述N+区6之间的最小宽度。如图2所示，为现有对称型双-多重保护环的示意图，和图I不同之处为所述P+保护环5A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围；所述N+保护环2A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述PMOS的周围。如图I和图2所示的现有对称型双保护环和双-多重保护环，虽然能够确保抑制效果，但是由于在P阱和N阱中都需要设计保护环，随着器件尺寸的不断缩小，称型双保护环结构相对设计面积就会较大，为进一步缩减面积和成本降低带来很大的挑战。

发明内容
本发明所要解决的技术问题是提供一种防闩锁效应的保护环结构，具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明还提供一种防闩锁效应的保护环结构的验证方法，能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。为解决上述技术问题，本发明提供一种防闩锁效应的保护环结构，在硅衬底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，保护环结构为一种非对称型结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。进一步的改进是，所述P+保护环为围绕于一个所述NMOS的周围的单重结构。进一步的改进是，所述P+保护环为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。
为解决上述技术问题，本发明提供一种防闩锁效应的保护环结构的验证方法，包括如下步骤步骤一、准备具有不同特征宽度的防闩锁效应的保护环结构；所述保护环结构为一种非对称型结构，各不同特征宽度的防闩锁效应的保护环结构的形成方法为在硅衬底上形成P阱和N讲，在所述P阱中形成NM0S，在所述N阱中形成PM0S，在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环；所述特征宽度为所述PMOS的P+源漏区和所述NMOS的N+源漏区之间的最小宽度。步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力。步骤四、根据测试结果，对所述防闩锁效应的保护环结构进行优化，将对闩锁电流的吸收能力强的结构应用到器件结构中。进一步的改进是，步骤一中所述保护环结构还包括无保护环结构、非对称型N+保护环结构、对称型双保护环结构。所述无保护环结构在所述P阱和所述N阱中都不形成保护环。所述非对称型N+保护环结构在所述P阱的形成不形成保护环，在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。所述对称型双保护环结构在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。进一步的改进是，步骤二中采用I-V特征测试仪器进行电性测试，I-V特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，测试步骤为先由第一台源测量单元对所述保护环结构施加大于50V的电压，使所述保护环结构进入雪崩击穿状态。接着将所述第一台源测量单元所施加的电压从高电压扫至低电压，并记录不同施加电压下对应的电流值。利用第二台源测量单元同步记录不同施加电压下的电压值。根据所述电流值和所述电压值绘制出ι-v曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。7、如权利要求6所述的防闩锁效应的保护环结构的验证方法，其特征在于两台所述源测量单元都为Keithley-236型源测量单元。进一步的改进是，所述晶背光发射显微成像系统由一台光学显微镜、一台冷却CXD照相机、一台图像处理设备、一台开启点测试仪和一组滤镜组成。本发明防闩锁效应的保护环结构 具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明防闩锁效应的保护环结构的验证方法能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。


下面结合附图和具体实施方式
对本发明作进一步详细的说明图I是现有对称型双保护环的示意图；图2是现有对称型双-多重保护环的示意图；图3是本发明实施例一防闩锁效应的保护环结构的示意图；图4是本发明实施例二防闩锁效应的保护环结构的示意图；图5是本发明实施例方法的I-V特征测试仪器的示意图；图6是本发明实施例方法的晶背光发射显微成像系统的示意图；图7A-图7D是本发明实施例方法的各种保护环结构的示意图；图8是本发明实施例方法测得的一种现有对称型双保护环的闩锁电流光斑；图9是现有对称型双保护环的发生闩锁效应时的电子空穴流动的示意图。
具体实施例方式图3是本发明实施例一防闩锁效应的保护环结构的示意图；在硅衬底上形成有P阱4和N阱1，在所述P阱4中形成有NMOS，所述NMOS形成于所述N+区6中；在所述N阱I中形成有PM0S，所述PMOS形成于所述P+区3中。在所述P阱4的形成有P+保护环5，所述P+保护环5环绕在所述NMOS即所述N+区6周围；在所述N阱I没有形成保护环。所述P+保护环5都为只围绕一个NMOS的单重结构。所述N阱I中的所述N+区6为所述N阱I的引出区域，特征宽度W为所述PMOS的P+源漏区即位于所述N阱I中的所述P+区3和所述NMOS的N+源漏区即位于所述P阱4中的所述N+区6之间的最小宽度。如图4所示，是本发明实施例二防闩锁效应的保护环结构的示意图；和图3所示的本发明实施例一的不同之处为所述P+保护环5A为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。本发明实施例防闩锁效应的保护环结构的验证方法包括如下步骤步骤一、如图7A至图7D所示，准备具有不同特征宽度的防闩锁效应的保护环结构。如图7A所示，为一种无保护环结构的测试结构一，N+区6和P+区3的宽度都为7 μ m、长度都为30 μ m，在N阱I和P阱4中的N+区6和P+区3之间的距离都为I. 2 μ m ;所述N阱I中的所述N+区6为所述N阱I的引出区域，特征宽度W为所述PMOS的P+源漏区即位于所述N阱I中的所述P+区3和所述NMOS的N+源漏区即位于所述P阱4中的所述N+区6之间的最小宽度。特征宽度W的值为5 μ m、或10 μ m、或20 μ m，也可以选用其它的值。如图7B所示，为一种非对称N+保护环结构的测试结构二，在N阱I的形成有N+保护环2，所述N+保护环2环绕在所述PMOS即所述P+区3周围；在所述P阱4没有形成保护环。其中N+区6和P+区3的尺寸设置和所述测试结构一的相同，所述N+保护环2为单重结构，所述N+保护环2的宽度为2. 4 μ m、其内侧边缘和其内侧的所述P+区3边缘的间距为I. 2 μ m。特征宽度W的值为5 μ m、或10 μ m、或20 μ m,也可以选用其它的值。如图7C所示，为采用本发明实施例一防闩锁效应的保护环结构的测试结构三。其中N+区6和P+区3的尺寸设置和所述测试结构一的相同，所述P+保护环5的宽度为
2.4 μ m、其内侧边缘和其内侧的所述N+区6边缘的间距为I. 2 μ m。特征宽度W的值为5 μ m、或10 μ m、或20 μ m,也可以选用其它的值。 如图7D所示，为采用现有对称型双保护环的测试结构四。N+区6和P+区3的宽度都为90 μ m、长度都为100 μ m。所述P+保护环5的宽度为I μ m、其内侧边缘和其内侧的所述N+区6边缘的间距为2 μ m。所述N+保护环2的宽度为I μ m、其内侧边缘和其内侧的所述P+区3边缘的间距为2 μ m。特征宽度W的值为5 μ m、或10 μ m、或20 μ m，也可以选用其它的值。上述各种防闩锁效应的保护环结构也即各种测试结构N阱是在P型衬底中进行磷注入形成的、所述P阱是在P型衬底只能够进行硼注入形成的，隔离技术采用浅沟槽隔离。步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。本步骤中采用I-V特征测试仪器进行电性测试，如图5所示，是本发明实施例方法的I-V特征测试仪器的示意图；ι-ν特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，所述两台源测量单元都为Keithley-236型源测量单元；所述两台源测量单元和个人电脑的之间通过IEEE-488传输线连接，图5中所示的测试结构为本发明实施例一防闩锁效应的保护环结构，位于P阱中的所述N+区6和所述P+保护环5连接于各所述源测量单元的第一端并用于接电压Vss、位于N阱中的所述N+区6和所述P+区3连接于各所述源测量单元的第二端并用于接电压Vdd，测试步骤为先由第一台源测量单元对所述保护环结构施加大于50V的电压，即在第一台源测量单元的第二端施加一大于50V的电压Vdd，使所述保护环结构进入雪崩击穿状态。接着将所述第一台源测量单元所施加的电压从高电压扫至低电压即将电压Vdd从高电压扫至低电压，并记录不同施加电压下对应的电流值。利用第二台源测量单元同步记录不同施加电压下的电压值。根据所述电流值和所述电压值绘制出I-V曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。当所述ι-v曲线在低电压下(< 10V)即监测到I-V曲线突变点，则器件已被驱动至闩锁状态。该突变点即为开启点(Hold point)。测试结构一至四的不同特征宽度W和测试温度的测试结果中的开启电压即开启点的电压分别如表一至表四所示。测试结构一至三的测试温度选择了 25°C和125°C两种，测试结构四的测试温度选择了 25°C、125°C、175°C和200°C四种。表一
权利要求
1.一种防闩锁效应的保护环结构，在硅衬底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，其特征在于保护环结构为一种非对称型结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。
2.如权利要求I所述的防闩锁效应的保护环结构，其特征在于所述P+保护环为围绕于一个所述NMOS的周围的单重结构。
3.如权利要求I所述的防闩锁效应的保护环结构，其特征在于所述P+保护环为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。
4.一种防闩锁效应的保护环结构的验证方法，其特征在于，包括如下步骤 步骤一、准备具有不同特征宽度的防闩锁效应的保护环结构；所述保护环结构为一种非对称型结构，各不同特征宽度的防闩锁效应的保护环结构的形成方法为在硅衬底上形成P阱和N阱，在所述P阱中形成NMOS，在所述N阱中形成PMOS，在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环；所述特征宽度为所述PMOS的P+源漏区和所述NMOS的N+源漏区之间的最小宽度； 步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压； 步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力； 步骤四、根据测试结果，对所述防闩锁效应的保护环结构进行优化，将对闩锁电流的吸收能力强的结构应用到器件结构中。
5.如权利要求4所述的防闩锁效应的保护环结构的验证方法，其特征在于步骤一中所述保护环结构还包括无保护环结构、非对称型N+保护环结构、对称型双保护环结构； 所述无保护环结构在所述P阱和所述N阱中都不形成保护环； 所述非对称型N+保护环结构在所述P阱的形成不形成保护环，在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围； 所述对称型双保护环结构在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中形成N+保护环，所述N+保护环环绕在所述PMOS周围。
6.如权利要求4所述的防闩锁效应的保护环结构的验证方法，其特征在于步骤二中采用I-V特征测试仪器进行电性测试，I-V特征测试仪器由两台源测量单元和一台个人电脑以及IEEE-488传输线组成，测试步骤为 先由第一台源测量单元对所述保护环结构施加大于50V的电压，使所述保护环结构进入雪崩击穿状态； 接着将所述第一台源测量单元所施加的电压从高电压扫至低电压，并记录不同施加电压下对应的电流值； 利用第二台源测量单元同步记录不同施加电压下的电压值；根据所述电流值和所述电压值绘制出I-V曲线，根据所述I-V曲线确定各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压。
7.如权利要求6所述的防闩锁效应的保护环结构的验证方法，其特征在于两台所述源测量单元都为Keithley-236型源测量单元。
8.如权利要求4所述的防闩锁效应的保护环结构的验证方法，其特征在于所述晶背光发射显微成像系统由一台光学显微镜、一台冷却(XD照相机、一台图像处理设备、一台开启点测试仪和一组滤镜组成。
全文摘要
本发明公开了一种防闩锁效应的保护环结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。本发明保护环结构具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明还提供一种防闩锁效应的保护环结构的验证方法，能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。
文档编号G01R31/00GK102903713SQ20111021489
公开日2013年1月30日 申请日期2011年7月29日 优先权日2011年7月29日
发明者廖炳隆, 余超, 吴健, 徐雁 申请人:上海华虹Nec电子有限公司