专利名称：充电损伤评价用半导体器件和充电损伤评价方法
技术领域：
本发明涉及半导体器件制造工序中的充电损伤评价用半导体器件和充电损伤评价方法。
背景技术：
随着元件的微细化、高集成化，MOS晶体管等的栅氧化膜的薄膜化、布线的微细化正在取得进展。因此，防止因半导体制造工艺中的充电引起对氧化膜损伤的问题变得越来越重要。迄今一直在关注离子注入等的离子束照射工艺和等离子体干法刻蚀工序中的薄氧化膜的充电损伤，用图11所示的带有天线的MOS(金属-氧化物-半导体)电容器进行了充电损伤评价(例如，参照特开平8-203971号公报(第2-3页))。
在图11中，101表示硅衬底，102表示成为电容器区的薄膜栅氧化膜，103表示元件隔离氧化膜，104表示成为天线电极的多晶硅膜。带有天线的MOS电容器的结构是在硅衬底101上形成元件隔离氧化膜103，然后淀积薄膜栅氧化膜102，而且在整个面上淀积多晶硅膜104。在带有天线的MOS电容器中，一般以对数比包括具有1～106倍的天线比A(A＝天线电极面积/电容器面积)的多个电容器。
在该带有天线的MOS电容器中的充电损伤的评价方法按下述步骤进行对该带有天线的MOS电容器进行离子注入等处理，然后对MOS电容器的绝缘膜施加电压，以此给予电应力，测量绝缘膜到达绝缘击穿时的电压，将某阈值电压(例如，8MV/cm)以下的芯片看作有缺陷的部位，计算出电容器的失效(栅氧化膜击穿)率。设定工艺条件，使得该带有天线的MOS电容器不被击穿。
但是，在上述现有的充电损伤评价用的带有天线的MOS电容器中，虽然对离子注入、等离子体刻蚀、电子束等引起的电荷的直接带电引起的栅氧化膜102的损伤灵敏度高，但存在对因摩擦等产生的静电灵敏度低的问题。在离子注入等中，对天线电极施加大的电场。当所施加的电场分布不均匀时，因所施加的电场引起电流通过栅氧化膜102。这时，由于大量电荷通过栅氧化膜102，就产生栅氧化膜102的击穿。
另一方面，由绝缘物之间的摩擦等产生的静电施加在天线电极上所产生的电场虽然大，但由于电荷量是极微量的，并不产生达到使栅氧化膜102击穿那种程度的电荷流(电流)。因此，在用现有技术的带有天线的MOS电容器中，对因静电引起的充电损伤的灵敏度很低。

发明内容
本发明就是为了解决上述现有的问题的发明，其目的在于提供能够检测因静电引起的充电损伤的充电损伤评价用半导体器件与充电损伤评价方法。
本发明的充电损伤评价用半导体器件包括衬底；在该衬底上形成的第一绝缘膜；在该第一绝缘膜上形成、与上述衬底连接的第一导电层；在该第一导电层上形成的第二绝缘膜；在该第二绝缘膜上形成、成为天线的第二导电层；以及在该第二导电层上形成的第三绝缘膜。
按照上述结构，最上导电层是被绝缘膜覆盖，而且至少具有二层以上的导电层的导电层，具有与衬底连接的第一导电层、与成为天线的大面积图形连接的第二导电层和在硅衬底与第一导电层之间的第一绝缘膜，由于在第一导电层与第二导电层之间上具有第二绝缘膜，对因静电引起的充电有高灵敏度。即，利用在制造工序中的处理产生的静电，在成为天线的第二导电层下部蓄积因电荷引起的静电能量，由于施加因静电引起的高电场，使第一导电层与第二导电层之间的绝缘膜变坏，从而释放所蓄积的静电能量，产生第一导电层与第二导电层之间的绝缘膜的物理性击穿，因而能够以良好的灵敏度定量地检测出因静电引起的充电损伤。
在上述结构中，上述第三绝缘膜是容易带电的材料。按照该结构，能够期待得到高灵敏度。
在上述结构中，上述第三绝缘膜有凹凸。按照该结构，充电变得容易。
在上述结构中，至少在第二导电层的上部的第三绝缘膜上，形成几何图案。
在上述结构中，第三绝缘膜的上表面是具有多个平行狭缝的狭缝形状。
在上述结构中，在第三绝缘膜的上部将多个狭缝形成为辐射状。
在上述结构中，在第三绝缘膜的上部将狭缝形成为螺旋状。
在上述结构中，连接到第二导电层的天线部的面积与在第一导电层和第二导电层上形成的电容器部分的面积之比很大。按照上述结构，对因静电引起的充电有高灵敏度。
在上述结构中，第一绝缘膜的膜厚对第二绝缘膜的膜厚之比很大。按照上述结构，因静电引起的施加电压增大。
本发明的充电损伤评价方法的特征在于在半导体制造工序中，用光学式缺陷检查装置检查因静电而进行充电的上述充电损伤评价用半导体器件，从因静电产生的缺陷的检测数目，计算出缺陷发生率。
按照上述结构，检测出对静电高灵敏度化的评价用半导体器件中的物理性击穿的部位，计算出缺陷发生率，因此能够高灵敏度地定量评价因静电引起的充电损伤。
另外，本发明的充电损伤评价方法是用光学式缺陷检查装置检查上述充电损伤评价用半导体器件，从因静电产生的缺陷的检测数目，计算出缺陷发生率的充电损伤评价方法，其特征在于在半导体器件工序中的清洗工序中，从清洗液中提升充电损伤评价用半导体制造装置时，将沿与第三绝缘膜上部的上述狭缝平行的方向提升的情况和沿与上述狭缝垂直的方向提升的情况分开进行，用上述光学式缺陷检查装置检查提升了的各充电损伤评价用半导体制造装置。
按照上述结构，能够将依赖于半导体器件的提升方向的充电损伤分离为与提升方向平行的方向和垂直的方向进行测量，能够分别定量地评价充电损伤。


图1A是表示本发明的充电损伤评价用半导体器件的表面结构的表面图。
图1B是表示图1A的X-Y线的剖面的图。
图2是表示因半导体制造装置而使本发明的充电损伤评价用半导体器件的最表面带电时的图1B中的等效电路的说明图。
图3是表示对于不同的天线比，因静电在测试器件表面带电的电荷密度对在层间绝缘膜10上淀积的层间绝缘膜11的膜厚(nm)的相关关系的图。
图4是表示对于不同的天线比，因静电在测试器件表面带电的电荷密度对层间绝缘膜10的膜厚(nm)的相关关系的图。
图5是表示对于不同的天线比，因静电在测试器件表面带电的电荷密度对上部电极8与下部电极6(下部电极6与Si衬底连接)重叠部分7的面积的相关关系的图。
图6是表示从用光学式缺陷检查装置检测本发明的充电评价用半导体器件而得到的缺陷检测数目中计算出的缺陷发生率的结果对天线比的相关关系的图。
图7是表示因蓄积在成为天线的上部电极8与层间绝缘膜11之间的电荷引起的静电能量(J)与缺陷发生率的相关关系的图。
图8A是表示本发明的第二充电损伤评价用半导体器件的表面结构的表面图。
图8B是表示图8A的X-Y线的剖面结构的图。
图9A是在从本发明的第三实施例中的充电评价用半导体器件的槽中的提升方法中提升方向与狭缝的方向平行情况下的说明图。
图9B是提升方向与狭缝的方向垂直情况下的说明图。
图10是表示因半导体器件的充电损伤引起的缺陷发生率与从半导体器件的清洗装置的提升速度之间的关系图。
图11是表示现有的充电损伤评价用的带有天线的MOS电容器的剖面结构的图。
具体实施例方式
以下，参照附图，说明本发明的充电损伤评价用半导体器件及其评价方法的各种实施例。
实施例1参照附图1至图5，说明本发明第1实施例的充电损伤评价用半导体器件。
图1A表示本实施例中的充电损伤评价用半导体器件(以下称为测试器件)的表面结构，图1B表示图1A的X-Y线剖面图。5表示用于将硅(Si)衬底9与下部电极6电连接的接点，8表示形成成为蓄积电荷的天线的大面积图形的上部电极，7表示下部电极6与上部电极8重叠的部分，10表示淀积在硅衬底9上的层间绝缘膜，11表示淀积在层间绝缘膜10上的层间绝缘膜，12表示淀积在层间绝缘膜11上的层间绝缘膜。绝缘膜12使用容易带电的材料，例如，使用等离子体TEOS膜和等离子体氧化膜。
在该测试器件中，检测因静电引起充电的部位(以下称为检测部)是成为蓄积电荷的天线的上部电极8(以下称为天线部)与连接到硅衬底的下部电极6交叉的电容器部分(检测部)7的层间绝缘膜11。必须增大该检测部7与天线部8的面积比。例如，检测部7的面积为10μm2，检测部与天线部的面积比为1000000。另外，绝缘膜厚度比在现有技术中带有天线的MOS电容器中使用的绝缘膜厚度要厚。例如，在本实施例中，层间绝缘膜11的膜厚为400nm、层间绝缘膜10的膜厚为400nm，使用介电常数为4.2的等离子体TEOS(原硅酸四乙酯)作为层间绝缘膜。通过采用这样的结构，即使每单位面积3.0×10-3C/m2的微小静电引起的带电量也成为检测对象的绝缘膜被击穿，能够以高灵敏度检测静电。
下面，将叙述采用上述结构能够高灵敏度地检测出因静电引起的带电的原因。
该测试器件表面因静电引起带电的情况下，表面电位升高。由于该电位的升高，静电能量被蓄积在在天线部8所形成的电容器中。当表面电位达到某恒定值以上时，对检测部7的层间绝缘膜11施加超过绝缘耐压的电场。由于该超过绝缘耐压的施加电场，在检测部7的电极间产生漏泄电流。当该漏泄电流一旦形成电荷流时，蓄积在成为天线的上部电极8与层间绝缘膜11之间的电荷就一下子流入硅衬底9。由于该蓄积电荷急速地释放，检测部7的层间绝缘膜11就因电荷流产生焦耳热、从而被物理性地击穿。
图2表示测试器件的最表面带电时的图1B中的等效电路。当设真空的介电常数为ε0、层间绝缘膜10、11的介电常数为κ时，在图3中，当设上部电极8与下部电极6重叠部分7的层间绝缘膜11的静电电容为CA(介电常数κ、绝缘膜厚度d2、电极面积SA、蓄积电荷量QX)、蓄积在该部分7的上部电极8上的层间绝缘膜12的最表面上的电荷量为QA时，设在上部电极8与Si衬底9之间的层间绝缘膜10和层间绝缘膜11处形成的绝缘膜的静电电容为CB(介电常数κ、绝缘膜厚度dt+d2、电极面积SB、蓄积电荷量QY)、蓄积在该上部电极8上的层间绝缘膜12的最表面上的电荷量为QB、施加在上部电极8与下部电极6之间的电压为V时，因蓄积在上部电极8与层间绝缘膜11之间的电荷引起的静电能量E、静电电容CA、CB、施加电压V由以下诸式表示。
E=12(QA+QB)2CA+CB=12(CA+CB)V2---(1)]]>CA=kϵ0SAd2---(2)]]>CB=kϵ0SBd1+d2---(3)]]>V=QA+QBCA+CB---(4)]]>对于所产生的静电，以测试器件表面的较少的带电量就能使测试器件发生击穿，这与能够以更高的灵敏度检测出充电一事相联系。
为使天线部8与检测部7的层间绝缘膜11击穿，要发生超过绝缘耐压的电场，还要在因施加在要被击穿的绝缘膜上的电场产生漏泄电流之前，因蓄积在天线部8与层间绝缘膜11之间的电荷引起的静电能量(E)被蓄积到足以击穿检测部7的层间绝缘膜11的程度。以后，将用检测部7的面积除天线部8的面积所得之值(SB/SA)设为天线比(AR)。
为了对所产生的静电以更高的灵敏度发生击穿，要增大天线部8的面积(SB)以使少的带电量容易集中，增大因该蓄积电荷引起的静电能量(E)，为了不使蓄积电荷立即漏泄而消失，需要增大目标绝缘膜11的膜厚(d2)，另外，为了增大施加在目标绝缘膜11上的电压，需要将下部电极6和Si衬底9连接起来，增大层间绝缘膜10的膜厚(d1)。
因此，图3表示因静电使检测部7击穿所需的足够的测试器件表面所带电的电荷密度(C/m2)对依赖于淀积在层间绝缘膜10上的CA和CB值的层间绝缘膜11的膜厚(d2nm)的相关关系的计算结果。图3的横轴表示层间绝缘膜11的膜厚(d2)，纵轴表示因静电在测试器件表面所带电的电荷密度(C/m2)。由图3可知，在大的天线比下，而且层间绝缘膜11的膜厚越大，就能够以越低的电荷密度达到击穿检测部的层间绝缘膜11所需的足够的静电能量。
另外，图4表示因静电使检测部7击穿所需的足够的测试器件表面所带电的电荷密度(C/m2)对淀积在硅衬底9上的层间绝缘膜10的膜厚(d1nm)的相关关系的计算结果。但是，层间绝缘膜11的膜厚(d2)固定在400nm。图4的横轴表示淀积在Si衬底9上的层间绝缘膜10的膜厚，纵轴表示因静电在测试器件表面所带电的电荷密度(C/m2)。由图4可知，在大的天线比下，而且层间绝缘膜11的厚度大，因此，第一绝缘膜10的膜厚对第二绝缘膜11的膜厚之比越大，就能够以越低的电荷密度达到击穿检测部7的层间绝缘膜11所需的足够的静电能量。
另外，图5表示因静电在测试器件表面所带电的电荷密度(C/m2)对影响CA值的检测部7的面积的相关关系的计算结果。图5的横轴表示检测部7的面积(例如，图中横轴的数值1.00E-08意味着1×10-8，图6、图7的横轴的数值也一样)，纵轴表示因静电在测试器件表面所带电的电荷密度(C/m2)。由图5可知，在大的天线比下，而且检测部的面积越大，就能够以越低的电荷密度达到击穿检测部的层间绝缘膜11所需的足够的静电能量。
从以上结果可知，对于静电带电，为了以更高的灵敏度将测试器件击穿，使天线比大于100000，层间绝缘膜10、11的膜厚大于400nm，而且使作为检测部的上部电极8与下部电极6的重叠部分7的面积大于10μm2成为可能。在满足这些条件时，与现有的充电损伤评价用的带有天线的MOS电容器相比，测试器件对因静电引起的带电其灵敏度更高，容易检测出充电。
其次，说明本发明的第一实施例的充电损伤评价方法。
用欲进行充电损伤评价的半导体制造装置进行对因上述静电引起的带电为高灵敏度的测试器件的处理。由于进行在该评价对象的半导体制造装置中的处理，发生静电，当在测试器件表面带有某值以上的电荷时，在该测试器件的充电检测部就发生击穿。
将产生了该击穿的测试器件放入光学式缺陷检查装置内，在芯片内按各天线比进行划分、设定检查区域。例如，如果天线比为1、10、100三种，则设定检查区域，使得在测试1中仅仅检查天线比为1的区域、在测试2中仅仅检查天线比为10的区域、在测试3中仅仅检查天线比为100的区域。另外，进行灵敏度调整，使之仅仅检测出充电检测部的击穿、而不检测出颗粒等异物。由于这些设定，能够按各天线比仅仅检测出因充电检测部击穿而引起的缺陷数。在这些设定后，通过进行缺陷检查，从检测出的缺陷数，能够按各天线比计算出测试器件的缺陷发生率。
以下，表示用第1实施例的结构评价因静电引起的充电损伤的实例。
由式(1)可知，因所蓄积的电荷引起的静电能量随所蓄积电荷量的增加而增加。因此，通过增大成为天线的上部电极8的面积，从而增加所蓄积的电荷量，就能够以高灵敏度使充电损伤发生。这里，设淀积在硅衬底9上的层间绝缘膜10及淀积在层间绝缘膜10上的层间绝缘膜11的薄膜种类是等离子体TEOS膜(介电常数4.2)，膜厚为400nm、作为检测部的上部电极8与下部电极6重叠部分7的面积为恒定值(＝10μm2)，采用在一个芯片内配置如图1A所示使天线比为1、10、100、1000、10000、100000、1000000共计7类的测试器件，进行实验。用充电评价用半导体制造装置处理测试器件，用光学式缺陷检查装置检测出因静电的充电而产生的缺陷，从该检测数目计算出缺陷发生率，其结果示于图6。在图6中，横轴表示测试器件的天线比，纵轴表示缺陷发生率(％)。由图6可知，随着天线比的增加，缺陷发生率也增加。另外，图7表示从根据天线比为10000时的式(1)、(2)、(3)、(4)计算求出的、因蓄积在天线部的上部电极8与层间绝缘膜11之间的电荷引起的静电能量与缺陷发生率的相关关系。在图7中，横轴表示因蓄积在成为天线的上部电极8与层间绝缘膜11之间的电荷而引起的静电能量(J)，纵轴表示缺陷发生率(％)。由图7可知，当静电能量大于1.0μJ时，缺陷发生率急剧上升。
如上所述，按照本实施例，使用增大天线比，从而提高充电检测灵敏度的测试器件，用光学式缺陷检查装置检测因充电引起的击穿，就能够定量地评价因静电引起的充电损伤。
实施例2参照图8至图10，说明本发明的第二实施例的充电评价用半导体器件。图8表示本发明的第二充电评价用半导体器件的结构图。图8A表示第二实施例中的测试器件的表面结构，图8B表示图8A的X-Y线的剖面图。
5表示用于将硅衬底9与下部电极6电连接在一起的接点，8表示成为蓄积电荷的天线的上部电极，7表示下部电极6与上部电极8重叠的部分，10表示淀积在硅衬底9上的层间绝缘膜，11表示淀积在层间绝缘膜10上的层间绝缘膜，13表示淀积在层间绝缘膜11上的、例如加工成具有多个平行狭缝的狭缝状的最上部绝缘膜(例如，间距1μm)。
通过使用本结构，能够检测出具有方向性的充电损伤。
实施例3以下，使用第二实施例的充电评价用半导体器件，表示测量充电的实例，评价方法与第一实施例相同。
图9表示在作为清洗液例如用超纯水的多槽式浸渍清洗装置中的提升本发明的充电评价用半导体器件P的方法，。图9A是表示提升方向与狭缝14的方向平行的情况，图9B是表示提升方向与狭缝14的方向垂直的情况。这里，图10是表示对于各自的方向的提升速度(mm/s)与本发明的充电评价用半导体器件的击穿率的关系的图。在图10中，横轴表示半导体器件的提升速度(mm/s)，纵轴表示缺陷发生率(％)。这里，在石英槽15中满盛超纯水16(电阻率18.0Ω·cm)。将本发明的充电评价用半导体器件浸渍在该超纯水16中2分钟，用升降机提升。
由图10可知，无论在图9A与图9B的哪一种情况中，当提升速度增加时，缺陷发生率也增加。这被认为是随着提升速度的增加，在单位时间里因在衬底与石英槽15内的超纯水16之间起作用的摩擦力F′引起的工作量增加的缘故。另外，图9A的提升方向与狭缝14的方向平行时，超纯水16与衬底(P)的接触面积也增大。另外，由于超纯水16受到重力加速，变得容易流过狭缝14之间，其结果是，图9A的情况与图9B的情况相比，因在与超纯水之间起作用的摩擦力F′而导致的工作量增大。
因此，由于该摩擦产生静电，蓄积在加工成狭缝形状最上部绝缘膜13上的电荷量也随提升速度的增加而增加，加在第三绝缘膜13上的电压也成正比地增加，半导体器件的击穿率上升。
如上所述，按照本实施例，通过将本发明的半导体器件的最上部绝缘膜13的表面加工成与提升方向平行的狭缝状，促进超纯水16与衬底(P)的接触面积及超纯水16的降落速度，就能够定量地评价在作为绝缘体的超纯水16与加工成狭缝状的最上部绝缘膜13之间因摩擦产生的静电而引起的充电损伤。
本实施例具有下述特征能够将依赖于半导体器件的提升方向的充电损伤分离成与提升方向平行的方向和垂直的方向，进行测量。
此外，由于将最上部绝缘膜13的狭缝形状加工成螺旋状，在旋转式逐片清洗装置中喷出的超纯水与最上部绝缘膜13的接触面积增大，容易产生静电，使灵敏度增高。
另外，在本发明中，第三绝缘膜13可以是具有凹凸的绝缘膜，也可以是至少在第二导电层8的上部的第三绝缘膜13上形成几何图案的绝缘膜。进而，也可以在第三绝缘膜13的上部辐射状地形成多个狭缝。
权利要求
1.一种充电损伤评价用半导体器件，其特征在于具备衬底；在该衬底上形成的第一绝缘膜；在该第一绝缘膜上形成、与上述衬底连接的第一导电层；在该第一导电层上形成的第二绝缘膜；在该第二绝缘膜上形成、成为天线的第二导电层；以及在该第二导电层上形成的第三绝缘膜。
2.如权利要求1所述的充电损伤评价用半导体器件，其特征在于上述第三绝缘膜是容易带电的材料。
3.如权利要求1所述的充电损伤评价用半导体器件，其特征在于上述第三绝缘膜有凹凸。
4.如权利要求1所述的充电损伤评价用半导体器件，其特征在于至少在第二导电层的上部的第三绝缘膜上形成几何图案。
5.如权利要求1所述的充电损伤评价用半导体器件，其特征在于第三绝缘膜的上表面是具有多个平行狭缝的狭缝形状。
6.如权利要求1所述的充电损伤评价用半导体器件，其特征在于在第三绝缘膜的上部将多个狭缝形成为辐射状。
7.如权利要求1所述的充电损伤评价用半导体器件，其特征在于在第三绝缘膜的上部将狭缝形成为螺旋状。
8.如权利要求1所述的充电损伤评价用半导体器件，其特征在于连接到第二导电层的天线部的面积与用第一导电层和第二导电层上形成的电容器部分的面积之比很大。
9.如权利要求1所述的充电损伤评价用半导体器件，其特征在于第一绝缘膜的膜厚与第二绝缘膜的膜厚之比很大。
10.一种充电损伤评价方法，其特征在于在半导体制造工序中，用光学式缺陷检查装置检查因静电而进行充电的权利要求1、权利要求2、权利要求3、权利要求4、权利要求5、权利要求6、权利要求7、权利要求8或权利要求9所述的充电损伤评价用半导体器件，从因静电产生的缺陷的检测数目，计算出缺陷发生率。
11.一种充电损伤评价方法，这是用光学式缺陷检查装置检查权利要求5所述的充电损伤评价用半导体器件，从因静电产生的缺陷的检测数目，计算出缺陷发生率的充电损伤评价方法，其特征在于在半导体制造工序中的清洗工序中，当从清洗液中提升充电损伤评价用半导体制造装置时，将沿与第三绝缘膜上部的上述狭缝平行的方向提升的情况和沿与上述狭缝垂直的方向提升的情况分开进行，用上述光学式缺陷检查装置检查提升了的各充电损伤评价用半导体制造装置。
全文摘要
本发明的课题在于提供能够检测因静电引起的充电损伤的充电损伤评价用半导体器件及其评价方法。该充电损伤评价用半导体器件具备硅衬底9；在该硅衬底9上形成的第一绝缘膜10；在该第一绝缘膜10上形成、与硅衬底9连接的第一导电层6；在该第一导电层6上形成的第二绝缘膜11；在该第二绝缘膜11上形成、成为天线的第2导电层8；以及在该第二导电层8上形成的第三绝缘膜12。
文档编号G01R31/26GK1523653SQ200410005879
公开日2004年8月25日 申请日期2004年2月20日 优先权日2003年2月20日
发明者成田贤治, 山口峰生, 生 申请人:松下电器产业株式会社