专利名称：测试适配板的制作方法
技术领域：
本发明涉及半导体测试技术领域，特别涉及一种测试适配板。
背景技术：
目前在芯片测试中常用的做法是将芯片放置到测试适配板上。通过测试适配板与测试机相连，测试适配板提供一些可连线的接点以方便仿真或设计更改。现有技术的适配板如图I所示，包括板体11，用于承载待测芯片，位于板体11中央区域的可插接插座(socket)的插孔阵列12和位于板体边缘区域与测试机的弹簧针(pogopin)相对应的圆盘13。所述插孔阵列12通常为外轮廓呈框型的孔阵列；圆盘13与测试机弹簧针(pogo pin)相对应并通过通孔、内部和顶底部走线连接至插孔12，由于待测芯片的管脚通过插孔和圆盘与测试机资源相连，现有的测试适配板其插孔数目及其排布与待测芯片的管脚相对应。 目前，随着集成电路的发展，芯片呈现多样化，其管脚数和管脚排布不尽相同，因此不同的芯片测试需要与之多样性匹配的不同的测试适配板。然而，重新设计制造与芯片管脚相匹配的测试适配板的设计周期长、成本高，同时兼容性差。

发明内容
本发明的目的是提供一种测试适配板，能提高测试芯片的兼容性，适用于不同管脚规格的芯片的测试，降低测试成本。本发明的技术解决方案是一种测试适配板，包括板体，用于承载待测芯片；插孔阵列，位于所述板体的中央区域，所述插孔阵列通过其孔的位置和数目的选择以插接不同的待测芯片；与所述插孔阵列的孔一一对应设置的芯片管脚连接线，位于所述插孔阵列的外围，并与所述插孔阵列相连通；与所述芯片管脚连接线相对应设置的测试机连接线，所述测试机连接线根据插接的待测芯片选择相应的芯片管脚连接线连通。作为优选所述插孔的孔数为25-961个。作为优选所述插孔阵列的插孔间距为0. 5mm-2. 54mm。作为优选所述板体为矩形或圆形。作为优选所述插孔阵列为矩形或圆形。作为优选所述测试适配板还包括，位于板体边缘区域与芯片测试机的弹簧针相对应的圆盘，所述圆盘与测试机连接线相连通。作为优选所述测试适配板还包括，多根位于所述板体内部或底部走线，用于所述芯片管脚连接线与插孔阵列的连接以及所述测试机连接线与圆盘的连接。作为优选所述待测芯片为BGA芯片、CGA芯片或PGA芯片。
与现有技术相比，本发明的测试适配板包括插孔阵列、位于插孔阵列外围且与插孔相连通的芯片管脚连接线以及与芯片测试机资源相连的测试机连接线，在插接待测芯片后，可以通过多根外部连接线将与待测芯片管脚相对应的芯片管脚连接线连接至相应的测试机连接线，达到灵活连接待测芯片的管脚，因而本发明的测试适配板可以兼容不同的待测芯片，避免了一块测试适配板只用于一种待测芯片的测试，从而对于不同待测芯片无须再设计测试适配板，缩短设计周期，降低 成本。


图I是现有技术的测试适配板的结构示意图；图2是本发明一具体实施例的测试适配板的结构示意图。
具体实施例方式本发明下面将结合附图作进一步详述在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2示出了本发明测试适配板的结构示意图。请参阅图2所示，在本实施例中，一种测试适配板，包括板体21，用于承载待测芯片，拥有测试机各种资源；插孔阵列22，位于所述板体21的中央区域，所述插孔阵列22通过其孔的位置和数目的选择以插接不同的待测芯片；与所述插孔阵列22的孔一一对应设置的芯片管脚连接线23，位于所述插孔阵列22的外围，并与所述插孔阵列22相连通；与所述芯片管脚连接线23相对应设置的测试机连接线24，所述测试机连接线24根据插接的待测芯片选择相对应的芯片管脚连接线23连通，所以本发明的测试适配板可灵活插接不同的待测芯片，所述测试机连接线24和芯片管脚连接线23通过多根外部连接线25相连。作为优选考虑到插座的要求，所述插孔的孔数为25-961个。作为优选所述插孔阵列的孔间距为0. 5mm-2. 54mm。作为优选所述板体为矩形或圆形。作为优选所述插孔阵列为矩形。作为优选所述测试适配板还包括，位于板体边缘区域与芯片测试机的弹簧针相对应的圆盘26，所述圆盘26与测试机连接线24相连通，实现所述测试机连接线24与测试机的各种资源连通。作为优选所述测试适配板还包括，多根位于所述板体内部或顶底部走线，用于所述芯片管脚连接线23与插孔阵列22的连接以及所述测试机连接线24与圆盘26的连接。作为优选所述待测芯片为BGA芯片、CGA芯片或PGA芯片。在本实施中，板体21上可单独设置接地端和电源端，通过外部连接线25连接至与待测芯片相对应的接地端和电源端的芯片管脚连接线23上。由于现有的芯片封装方式一般有BGA(Ball Grid Array，球脚数组矩阵)芯片封装方式、PGA (Pin Grid Array,插针栅格阵列)芯片封装形式、CGA (Column Grid Array,圆柱栅格阵列)，又称柱栅阵列封装，因此也相应地有了 BGA芯片、PGA芯片和CGA芯片。下面举例来说明，所述测试适配板可灵活运用到不同插孔数和孔间距的BGA芯片CGA芯片这两种不同类型的待测芯片上，假如，本实施例中的所述测试适配板的插孔阵列的插孔间距为I. 27_，插孔的孔数为961个，那么，本实施例的所述测试适配板不仅可以用 于芯片引脚间距为I. 27mm、孔数为25-961之间的CGA芯片，还可以用于芯片引脚间距为
2.54mm、孔数为25-225的BGA芯片等。综上所述，本发明的测试适配板包括插孔阵列、位于插孔阵列外围且与插孔相连通的芯片管脚连接线以及与芯片测试机资源相连的测试机连接线，在插接待测芯片后，可以通过多根外部连接线将与待测芯片管脚相对应的芯片管脚连接线连接至相应的测试机连接线，达到灵活连接待测芯片的管脚，因而本发明的测试适配板可以兼容不同的待测芯片，避免了一块测试适配板只用于一种待测芯片的测试，从而对于不同待测芯片无须再设计测试适配板，缩短设计周期，降低成本。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
权利要求
1.一种测试适配板，其特征在于，包括 板体，用于承载待测芯片； 插孔阵列，位于所述板体的中央区域，所述插孔阵列通过其孔的位置和数目的选择以插接不同的待测芯片； 与所述插孔阵列的孔一一对应设置的芯片管脚连接线，位于所述插孔阵列的外围，并与所述插孔阵列相连通； 与所述芯片管脚连接线相对应设置的测试机连接线，所述测试机连接线根据插接的待测芯片选择相应的芯片管脚连接线连通。
2.根据权利要求I所述的测试适配板，其特征在于，所述插孔的孔数为25-961个。
3.根据权利要求I所述的测试适配板，其特征在于，所述插孔阵列的插孔间距为0. 5mm-2. 54mm。
4.根据权利要求I所述的测试适配板，其特征在于，所述板体为矩形或圆形。
5.根据权利要求I所述的测试适配板，其特征在于，所述插孔阵列为矩形。
6.根据权利要求I所述的测试适配板，其特征在于，还包括位于板体边缘区域并与一芯片测试机的弹簧针相对应的圆盘，所述圆盘与测试机连接线相连通。
7.根据权利要求6所述的测试适配板，其特征在于，还包括多根位于所述板体内部或顶底部的走线，用于所述芯片管脚连接线与插孔阵列的连接以及所述测试机连接线与圆盘的连接。
8.根据权利要求I所述的测试适配板，其特征在于所述待测芯片为BGA芯片、CGA芯片或PGA芯片。
全文摘要
本发明涉及一种测试适配板，包括板体，用于承载待测芯片；插孔阵列，位于板体的中央区域，所述插孔阵列通过其孔的位置和数目的选择以插接不同的待测芯片；与所述插孔阵列的孔一一对应设置的芯片管脚连接线，位于所述插孔阵列的外围，并与插孔阵列相连通；与所述芯片管脚连接线相对应设置的测试机连接线，所述测试机连接线根据插接的待测芯片选择相应的芯片管脚连接线连通。本发明的测试适配板在插接待测芯片后，通过多根外部连接线将与待测芯片管脚相对应的芯片管脚连接线连接至相应的测试机连接线，达到灵活连接待测芯片的管脚，兼容不同的待测芯片，避免一块测试适配板只用于一种待测芯片的测试，从而缩短测试适配板的设计周期，降低成本。
文档编号G01R1/04GK102721839SQ201210236900
公开日2012年10月10日 申请日期2012年7月9日 优先权日2012年7月9日
发明者叶建明, 孟翔, 张志勇, 张 杰, 施瑾 申请人:上海华岭集成电路技术股份有限公司