专利名称：一种具有灵活分配测试存取机制的soc测试调度方法
技术领域：
本发明涉及集成电路测试领域，具体涉及片上系统SOC测试调度的方法。
背景技术：
随着半导体工艺的进步和集成电路设计能力的提高，各种功能的IP 核(IntellectualProperty，IP)组成系统被集成到一个芯片上成为系统芯片 (System-on-a-Chip, S0C)。由于SOC具有性能高、体积小、功耗低、研制周期短等优势，使 其近年来被越来越多地应用于各种电子设备中。但是随着SOC规模的扩大和功能的完善， SOC的测试时间与测试成本成倍增加，测试问题已逐渐成为SOC发展的瓶颈。为了降低测 试费用，尽可能减少测试时间，人们希望尽可能多地对SOC内的IP核进行并行测试。因此， SOC测试调度问题，即确定各个IP核的测试顺序并为之分配相应的测试总线宽度使总测试 时间最短，成为SOC系统级测试中亟待解决的问题。SOC的测试调度问题是个NP完全问题，近年来研究人员将此转换为二维装箱问 题，采用序列对(sequence pair，SP)、边界限制格(bounded slicing grid，BSG)和 0-tree 等结构表示方法，配合最佳拟合算法、模拟退火算法、以及遗传算法等等优化算法对其进行 求解，但是上述方法在求解效率方面仍有不尽人意之处。究其原因，除了不同模型表示方法 和优化算法的寻优能力存在差异外，测试存取机制(Test Access Michanism, ΤΑΜ)的分配 方法，即将IP核分配一组连续测试总线从而抽象成一个宽度固定的小矩形这一思路比较 片面，因此本发明提出一种灵活TAM分配的方法，对二维装箱问题进行扩展，采用易于表示 的B*-Tree结构描述该问题，并采用一种新的优化算法——基于概率密度函数的交叉熵方 法求解该问题，提高了搜索效率。

发明内容
本发明的目的是提供一种具有灵活分配测试存取机制的SOC测试调度方法，能够 使IP核测试存取机制的分配方式更加灵活，更好的实现IP核的并行测试，从而缩短测试时 间。它包括下述步骤一、根据BFD算法，找出待测SOC内部各个IP核的潜在最优化点；初始化CE方法 的更新样本机制的参数t，Vtl ；二、根据更新样本机制的参数Vh产生N个随机样本v_soc = (Xixi2n-Dlyixn)；其 中X为长度为2n-l的序列，表示一个纩-Tree 二叉树结构，代表抽象的矩形相对位置；y为 长度为η的序列，η代表参加处理的IP核数量，y(i)代表第i个IP核所占的TAM总线宽 度，1 < y(i) ^ Wmax, 1 ^ i ^ η ；三、利用B*-Tree 二叉树结构计算各个IP核的布局；四、选择部分IP核进行灵活的TAM总线分配；具体做法是根据y的值找出每个 IP核抽象的矩形的高度和对应，该矩形的高度对应于TAM总线数量，矩形的长度对应于测 试时间；再根据χ对应的矩形的相对位置，在实际使用的TAM总线宽度不大于测试总线宽度Wmax的情况下，计算SOC的测试时间T，矩形的相对位置对应于SOC的并行测试及测试顺 序； 五、利用CE方法求解SOC内部所有IP核的的总线分配和时间分配，直到满足CE 收敛的条件，否则返回步骤二的开始处，更新样本并进行下一次循环；具体做法是将所有 的N个测试时间T进行从小到大排序，计算其(I-P)分位数^= ㈩”用于更新参数ν ；t = t+1。
权利要求
一种具有灵活分配测试存取机制的SOC测试调度方法，其特征在于它包括下述步骤一、根据BFD算法，找出待测SOC内部各个IP核的潜在最优化点；初始化CE方法的更新样本机制的参数t，v0；二、根据更新样本机制的参数vt 1产生N个随机样本v_soc＝(x1×(2n 1)|y1×n)；其中x为长度为2n 1的序列，表示一个B* Tree二叉树结构，代表抽象的矩形相对位置；y为长度为n的序列，n代表参加处理的IP核数量，y(i)代表第i个IP核所占的TAM总线宽度，1≤y(i)≤Wmax，1≤i≤n；三、利用B* Tree二叉树结构计算各个IP核的布局；四、选择部分IP核进行灵活的TAM总线分配；具体做法是根据y的值找出每个IP核抽象的矩形的高度和对应，该矩形的高度对应于TAM总线数量，矩形的长度对应于测试时间；再根据x对应的矩形的相对位置，在实际使用的TAM总线宽度不大于测试总线宽度Wmax的情况下，计算SOC的测试时间T，矩形的相对位置对应于SOC的并行测试及测试顺序；五、利用CE方法求解SOC内部所有IP核的的总线分配和时间分配，直到满足CE收敛的条件，否则返回步骤二的开始处，更新样本并进行下一次循环；具体做法是将所有的N个测试时间T进行从小到大排序，计算其(1 ρ)分位数用于更新参数v；t＝t+1； <mrow><msub> <mover><mi>v</mi><mo>^</mo> </mover> <mi>t</mi></msub><mrow> <mo>(</mo> <mi>i</mi> <mo>,</mo> <mi>j</mi> <mo>)</mo></mrow><mo>=</mo><mfrac> <mrow><munderover> <mi>&Sigma;</mi> <mrow><mi>k</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><msub> <mi>I</mi> <mrow><mo>{</mo><mi>T</mi><mrow> <mo>(</mo> <mi>V</mi> <mo>_</mo> <mi>SO</mi> <msub><mi>C</mi><mi>k</mi> </msub> <mo>)</mo></mrow><mo>&GreaterEqual;</mo><msub> <mover><mi>&gamma;</mi><mo>^</mo> </mover> <mi>t</mi></msub><mo>}</mo> </mrow></msub><mi>I</mi><mrow> <mo>{</mo> <mi>V</mi> <mo>_</mo> <msub><mi>SOC</mi><mi>ij</mi> </msub> <mo>&Element;</mo> <mi>v</mi> <mo>_</mo> <msub><mi>soc</mi><mi>ij</mi> </msub> <mo>}</mo></mrow> </mrow> <mrow><munderover> <mi>&Sigma;</mi> <mrow><mi>i</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><msub> <mi>I</mi> <mrow><mo>{</mo><mi>T</mi><mrow> <mo>(</mo> <mi>V</mi> <mo>_</mo> <mi>SO</mi> <msub><mi>C</mi><mi>k</mi> </msub> <mo>)</mo></mrow><mo>&GreaterEqual;</mo><msub> <mover><mi>&gamma;</mi><mo>^</mo> </mover> <mi>t</mi></msub><mo>}</mo> </mrow></msub> </mrow></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow> <mo>(</mo> <mn>11</mn> <mo>)</mo></mrow> </mrow>CE的参数设置如下允许误差err＝0.005；最大迭代次数t_max＝100；算法满足max(|vt vt 1|＜err)或者t＞t_max时结束。FDA0000035321500000011.tif
2.根据权利要求1所述的一种具有灵活分配测试存取机制的SOC测试调度方法，其特 征在于在第一步骤中，按照IP核的测试量从大到小排列，找出排序在前面且测试量规模占 SOC所有的IP核测试量的60% 80%的IP核；然后执行步骤二和三，对这些IP核利用 B*-Tree 二叉树结构计算各个IP核的布局；计算上述测试调度结果带来的空余空间，根据 空余空间的情况执行步骤四，进行TAM分配。
3.根据权利要求1所述的一种具有灵活分配测试存取机制的SOC测试调度方法，其特 征在于在第四步骤中，对选定的IP核分配的测试总线是离散的测试线。
全文摘要
一种具有灵活分配测试存取机制的SOC测试调度方法，本发明涉及集成电路测试领域，能够使IP核测试存取机制的分配方式更加灵活，更好的实现IP核的并行测试，从而缩短测试时间。它包括下述步骤根据BFD算法，找出待测SOC内部各个IP核的pareto-point；根据vt-1产生N个随机样本；利用B*-Tree二叉树结构计算各个IP核的布局；选择部分IP核进行灵活的TAM分配；利用CE方法求解各个IP核的的总线分配和时间分配，直到满足CE收敛的条件。本发明用于SOC的测试。
文档编号G01R31/28GK101995544SQ201010566520
公开日2011年3月30日 申请日期2010年11月30日 优先权日2010年11月30日
发明者乔立岩, 付宁, 俞洋, 彭喜元, 赵光权, 邓立宝 申请人:哈尔滨工业大学