专利名称：测试芯片及其芯片测试系统的制作方法
技术领域：
本发明涉及一种测试元件及其测试系统，尤其涉及一种测试芯片及其芯片测试系统。
背景技术：
近年来的显示面板技术已趋于成熟的阶段，但随着消费者的需求，显示面板的尺寸越做越大，且解析度越做越高。然而，当显示面板的解析度与尺寸增加时，将导致面板内部的操作频率越来越高。目前，在显示面板内部的时序控制器和源极驱动器的传输接口多数乃是采用专用时脉的接口(dedicated clock interface)传送。随着显示面板的尺寸及解析度提升的情形下，传输接口的速度越来越快，同时其传输品质也日益升高。专用时脉接口的高速序列数据及时脉的关系，诸如相对通道偏离 (channel to channel skew)、时脉抖动(clock jitter)以及设定及保持时间(set-up andhold time)，其良麻在芯片量产时也愈重要。然而，若使用高速量产机台来量测芯片的该等特性，将会使得量测过程非常耗时且增加许多量测成本。因此，提供一个低成本、省时的量测系统有其必要性。

发明内容
本发明提供一种芯片测试系统，用以测试一待测芯片，可大幅降低芯片量产成本，并提升量测精准度。本发明提供一种测试芯片，用以测试一待测芯片，可大幅降低芯片量产成本，并提升量测精准度。本发明提出一种芯片测试系统，包括一待测芯片、一测试芯片以及一测试机台。待测芯片接收一测试输入数据,并据此提供一测试输出数据。测试芯片藉由测试输入数据,对待测芯片进行一偏离测试(skewtest)、一抖动测试(jitter test)以及一设定及保持时间测试(setup/hold time test)三者至少其中之一，并判断一测试结果是否在一预设范围内。测试机台提供测试输入数据，经由测试芯片将测试输入数据输入至待测芯片。本发明提出一种测试芯片，适于测试一芯片测试系统中的一待测芯片。所述测试芯片包括一测试单元以及一判断单元。测试单元对待测芯片进行一偏离测试、一抖动测试以及一设定及保持时间测试三者至少其中之一。判断单元判断测试结果是否在预设范围内。在本发明的一实施例中，上述的待测芯片接收一测试输入数据，并据此提供一测试输出数据。测试输出数据包括一第一信号以及一第二信号。测试芯片包括一偏离测试单元。偏离测试单元包括一第一偏离测试通道以及一第二偏离测试通道。第一偏离测试通道适于对第二信号及领先第二信号的第一信号进行偏离测试。第二偏离测试通道适于对第一信号及领先第一信号的第二信号进行偏离测试。在本发明的一实施例中，上述的第一偏离测试通道及第二偏离测试通道分别包括一偏离取样单元、一延迟线路(delay line)单元、一暂存单元以及一控制单元。偏离取样单元对第一信号及第二信号进行一偏离取样操作(skew sampling)，以获得两者间的信号偏离量。延迟线路单元对取样后的该第一信号及第二信号进行量化。暂存单元储存延迟线路单元的一量化结果。控制单元提供偏离取样单元、延迟线路单元及暂存单元一操作时序。在本发明的一实施例中，上述的测试输出数据包括一第三信号。测试芯片包括一抖动测试单元。抖动测试单元包括一周期取样单元、一延迟线路单元、一暂存单元以及一控制单元。周期取样单元对第三信号进行一周期取样操作(one-period sampling),以获得第三信号的至少一抖动态样，其中抖动态样包括一周期抖动(period jitter)及一相对周期抖动(cycle-to-cycle jitter)。延迟线路单元对取样后的第三信号进行量化。暂存单元储存延迟线路单元的一量化结果。控制单元提供周期取样单元、延迟线路单元及暂存单元一操作时序。在本发明的一实施例中，上述的测试输出数据包括一第四信号及第五信号。测试芯片包括一设定及保持时间测试单元。设定及保持时间测试单元包括一边缘取样单元、一延迟线路单元、一暂存单元以及一控制单元。边缘取样单元对第四信号及第五信号进行一 边缘取样操作(edgesampling)，其中边缘取样操作包括对第四信号及第五信号的上升缘(rising edge)及下降缘(falling)进行取样，以获得第四信号及第五信号之间的一设定时间(setup time)及一保持时间(hold time)。延迟线路单元对取样后的第四信号及第五信号进行量化。暂存单元储存延迟线路单元的一量化结果。控制单元提供边缘取样单元、延迟线路单元及暂存单元一操作时序。基于上述，在本发明的范例实施例中，芯片测试系统利用测试芯片针对待测芯片的偏离、抖动以及设定及保持时间等信号特性作量测，可大幅降低量产成本，并提升量测精准度。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。


图I为本发明一实施例的芯片测试系统的实施示意图。图2为图I的测试芯片内部的功能方框示意图。图3为本发明一实施例的游标尺式延迟线路的实施示意图。图4为图2的偏离测试单元内部的功能方框示意图。图5为图4的偏离测试单元各信号的时序图。图6为图2的抖动测试单元内部的功能方框示意图。图7为图6的抖动测试单元各信号的时序图。图8为图2的抖动测试单元内部的功能方框示意图。图9A为图8的第四信号及第五信号的时序图。图9B为图8的第四信号、第五信号及其反向信号的信号态样。附图标记100 :芯片测试系统110:待测芯片
120 :测试芯片122 :输入处理单元124 :测试单元124a :偏离测试单元
124b :抖动测试单元124c :设定及保持时间测试单元126 :判断单元130 :测试机台300 :游标尺式延迟线路400a :第一偏离测试通道400b :第二偏离测试通道410a,410b :偏离取样单元420a、420b、620、820 :延迟线路单元430a,430b,630,830 :暂存单元440a、440b、640、840 :控制单元610 :周期取样单元810 :边缘取样单元STG〈0>、STG〈1>、STG〈2>、STG〈N> :量化单元RX :输入放大器SI :第一信号S2 :第二信号S3 :第三信号S4:第四信号S5 :第五信号SI，:取样后的第一信号S2’ 取样后的第二信号S3’ 取样后的第三信号§5:反向第四信号S5 :反向第五信号C1、C2:周期边缘信号A、B :信号EN_SAMPLE :取样使能信号DIVX :时序信号MCLK :系统时脉TD:时间差Td :信号偏尚量Ta、Tb:延迟单元I、V:第四信号的上升缘
III :第四信号的下降缘II :第五信号的上升缘IV:第五信号的下降缘。III’ 反向第四信号的上升缘IV’ 反向第五信号的上升缘Tset K、Tset F :设定时间Tmi K、Thui f :保持时间·
具体实施例方式图I为本发明一实施例的芯片测试系统的实施示意图。请参考图1，本实施的芯片测试系统100包括一待测芯片110、一测试芯片120以及一测试机台130。在此，测试机台130利用例如是测试向量(test vector)或测试图样(test pattern)等类型的测试输入数据，对待测芯片110进行各式的电性量测。其中，至少就偏离测试(skew test)、抖动测试(jitter test)以及设定及保持时间测试(setup/hold time test)等部分,芯片测试系统100可利用测试芯片120对待测芯片110进行量测，以降低量产成本，并提升量测精准度。因此，在本实施例中，测试机台130提供测试输入数据给待测芯片110使其送出待测信号至测试芯片120，同时测试机台130并设定测试芯片120。接着，待测芯片110在接收测试输入数据后会据此提供一测试输出数据至待测芯片110。测试芯片120至少会对待测芯片110进行偏离测试、抖动测试以及设定及保持时间测试，并判断测试结果是否在一预设范围内，进而就判断结果提供通过(pass)或不通过(fail)的信号至测试机台130，以供其分类、筛选待测芯片110的良麻。举例而言，若测试结果在预设的标准范围内，测试芯片120会输出一通过的信号至测试机台130 ;反之，若测试结果不在预设的标准范围内，测试芯片120会输出一不通过的信号至测试机台130。由此可知，在本发明的范例实施例中，测试芯片120是一有别于测试机台130，且非一内建自我测试(build-in self test, BIST)的芯片电路,或可称之为“外部自我测试”(build-out self test, B0ST)的芯片电路,其至少针对低电压差分信号(Low-voltagedifferential signaling, LVDS)型态的测试输出数据进行偏离、抖动以及设定及保持时间等信号特性作量测，但本发明并不限于此。图2为图I的测试芯片内部的功能方框示意图。请参考图2，本实施的测试芯片120包括一输入处理单元122、一测试单元124以及一判断单元126。在此,测试单元124包括一偏离测试单元124a、一抖动测试单元124b以及一设定及保持时间测试单元124c。输入处理单元122对待测芯片110所提供的测试输出数据进行缓冲、放大等模拟信号处理。测试单元124接收处理后的测试输出数据，以对待测芯片110进行偏离测试、抖动测试以及设定及保持时间测试三者至少其中之一。进而，判断单元126判断测试结果是否在预设范围内。另外，有别于输入处理单元122，判断单元126例如是一数字信号处理单元，用以对测试单元124所提供的量化结果进行数字信号处理(digital signal processing)。详细而言，本实施例的测试芯片120想法的实现例如是基于游标尺式延迟线路(Vernier Delay Line)的概念,如图3所示,但本发明并不限于此。图3为本发明一实施例的游标尺式延迟线路的实施示意图。请参考图3,本实施例的游标尺式延迟线路300适于对具有时间差的两个信号A、B进行量化。因此，游标尺式延迟线路300包括多个串接的量化单元STG〈0>、STG〈1>、STG〈2>、. . .、STG〈N>。每一量化单元包括对应的延迟单元Ta、Tb及一 D 型正反器(D flip-flop) ο在本实施例中，两个具有时间差TD的信号A、B会进入一连串具有时间差为ta-tb = Δ t的延迟单元Ta、Tb。随着信号A、B在游标尺式延迟线路300中传递,两者的
时间差会逐渐由TD缩短为TD-At、TD-2At.....TD-NAt等。因此，信号A会由领先信号
B，终至落后信号B。假设信号A在经过量化单元STG〈I> (未示出)后落后信号B，则在信号
A仍领先信号B时，量化单元STG〈0>、STG〈1>.....STG〈I>的D型正反器会取样到例如是I
的量化数据Q〈0>、Q〈1>.....Q<I> (未示出)，并由D型正反器对应的Q端输出。接着，在信 号A落后信号B时，量化单元STG〈I+1> (未示出)、STG〈I+2> (未示出)、· . ·、STG〈N>的D型正反器会取样到例如是O的量化数据Q〈I+1>(未示出)、Q〈I+2>(未示出)、· · ·、Q〈N>,并由D型正反器对应的Q端输出。因此，本实施例的测试单元124采用游标尺式延迟线路300，可将两信号的边缘时序信息量化，以对该等信号进行后续的偏离测试、抖动测试、或设定及保持时间测试。在本实施例中，测试单元124包括偏离测试单元124a、抖动测试单元124b以及设定及保持时间测试单元124c，以分别对待测芯片110进行偏离测试、抖动测试以及设定及保持时间测试。进一步而言，图4为图2的偏离测试单元内部的功能方框示意图。图5为图4的偏离测试单元各信号的时序图。请参考图4至图5，本实施的偏离测试单元124a包括一第一偏离测试通道400a以及一第二偏离测试通道400b。在本实施例中，待测芯片110的测试输出数据包括一第一信号SI以及一第二信号S2。为了符合实际的测试需求,本实施的偏离测试单元124a配置了两个用以测试不同信号时序态样的测试通道。亦即，第一偏离测试通道400a适于测试第一信号SI领先第二信号S2的时序态样，用以对第二信号S2及领先第二信号的第一信号SI进行偏离测试。第二偏离测试通道400b适于测试第二信号S2领先第一信号SI的时序态样，用以对第一信号SI及领先第一信号的第二信号S2进行偏离测试。第一偏离测试通道400a包括一偏离取样单元410a、一延迟线路单元420a、一暂存单元430a以及一控制单元440a。控制单元440a提供偏离取样单元410a、延迟线路单元420a及暂存单元430a —操作时序。一般而言，偏离测试单元124a经由其输入放大器RX所接收的测试输出数据是LVDS型态的第一信号SI及第二信号S2。在取样使能信号EN_SAMPLE为高准位期间，偏离取样单元410a依据控制单元440a所提供操作时序选择对第一信号SI及第二信号S2进行偏离取样操作，如图5所示，以获得偏离取样后的第一信号SI，及第二信号S2’，进而可获得两者间的信号偏离量Td。接着，延迟线路单元420a例如是利用图3所示的游标尺式延迟线路的概念，对取样后的第一信号SI’及第二信号S2’进行量化，并将量化结果储存在暂存单元430a。之后，暂存单元430a再输出累积的多笔量化结果至判断单元126作为测试结果，以进行数字信号处理。继之，判断单元126会判断测试结果是否在一预设范围内。若测试结果在预设的标准范围内，判断单元126会输出通过的信号至测试机台130 ;反之，若测试结果不在预设的标准范围内，判断单元126会输出不通过的信号至测试机台130。另外，为了增加量测的准确性，判断单元126可依据设计需求，对多笔测试结果进行累加、平均等运算，并输出平均或累加后的信号偏离量，以供测试者作参考。另外，时序信号DIVX系作为输出测试结果的选通(strobe)时序。在本实施例中，时序信号DIVX例如是将系统时脉除频128而得。在本实施例中，图4所例示说明者是第一信号SI领先第二信号S2的时序态样，且第一偏离测试通道400a适于测试此种时序态样的信号偏离量。与第一偏离测试通道400a不同的是，第二偏离测试通道400b适于测试第二信号S2领先第一信号SI的时序态样的信号偏离量。类似地，在本实施例中，第二偏离测试通道400b包括一偏离取样单元410b、一延迟线路单元420b、一暂存单元430b以及一控制单元440b。任何所属技术领域中的普通技术人员依据上述第一偏离测试通道400a的例示说明当可类推第二偏离测试通道400b于测试第一信号SI及第二信号S2的信号偏离时的操作，在此便不再赘述。图6为图2的抖动测试单元内部的功能方框示意图。图7为图6的抖动测试单元各信号的时序图。请参考图6至图7，本实施的抖动测试单元124b包括一周期取样单元610、一延迟线路单元620、一暂存单元630以及一控制单元640。控制单元640提供一操作时序至周期取样单元610、延迟线路单元620及暂存单元630。 在本实施例中，待测芯片110的测试输出数据包括一第三信号S3，其例如是系统时脉MCLK。因此，周期取样单元610选择对第三信号S3进行一周期取样操作，以获得取样后的第三信号S3’，其包括周期边缘信号Cl、C2。藉此，周期取样单元610可获得第三信号S3的抖动态样。一般而言,信号的抖动态样可分为周期抖动(period jitter)及相对周期抖动(cycle-to-cycle jitter)。在本实施例中，只要获得取样后的第三信号S3’，周期取样单元610可依据设计需求，基于不同抖动态样的定义而计算出第三信号S3的周期抖动及相对周期抖动。接着，延迟线路单元620对取样后的第三信号S3’进行量化，并将量化结果储存在暂存单元630。之后，暂存单元630再输出累积的多笔量化结果至判断单元126作为测试结果，以进行数字信号处理。判断单元126会判断测试结果是否在一预设范围内。若测试结果在预设的标准范围内，判断单元126会输出通过的信号至测试机台130 ;反之，若测试结果不在预设的标准范围内，判断单元126会输出不通过的信号至测试机台130。同样地，为了增加量测的准确性，判断单元126可依据设计需求，对多笔测试结果进行累加、平均等运算，并输出平均或累加后的周期抖动量，以供测试者作参考。图8为图2的抖动测试单元内部的功能方框示意图。图9A为图8的第四信号及第五信号的时序图。图9B为图8的第四信号、第五信号及其反向信号的信号态样。请参考图8至图9B,本实施的抖动测试单元124b包括一边缘取样单元810、一延迟线路单元820、一暂存单元830以及一控制单元840。控制单元840提供边缘取样单元810、延迟线路单元820及暂存单元830 —操作时序。在本实施例中，待测芯片110的测试输出数据包括一第四信号S4及一第五信号S5，其例如分别是数据信号DATA及系统时脉MCLK。因此，边缘取样单元810选择对第四信号S4及第五信号S5进行一边缘取样操作，以获得第四信号S4的上升缘I、V及下降缘III以及第五信号S5的上升缘II及下降缘IV。藉此，边缘取样单元810可获得第四信号S4及第五信号S5之间的设定时间Tset K、Tset f及保持时间Tmi K、Thld f,如图9Α所示。详细而言,在本实施例中，假设第四信号S4及第五信号S5的信号态样皆为1010,如图9Β所示。边缘取样单元810可针对信号态样为1010的第四信号S4及第五信号S5进行边缘取样操作，而得到第四信号S4的上升缘I及第五信号S5的上升缘II，进而获得两者间的设定时间Tset κ。然而，若边缘取样单元810欲获得第四信号S4及第五信号S5的保持时间THU)—κ，则边缘取样单元810须先将第四信号S4反向，并得到信号态样为0101的反向第
四信号。接着，边缘取样单元810再对反向第四信号@及第五信号S5进行边缘取样操
作，而得到反向第四信号§5的上升缘III’及第五信号S5的上升缘II，进而获得两者间的保持时间THU)—κ。类似地，若边缘取样单元810欲获得第四信号S4及第五信号S5的设定时间TsetF，则边缘取样单元810须先将第四信号S4及第五信号S5反向，并得到信号态样皆为0101
的反向第四信号@及反向第五信号^。接着，边缘取样单元810再对反向第四信号0及反向第五信号^进行边缘取样操作，而得到反向第四信号@的上升缘III’及反向第五信号$的上升缘IV’，进而获得两者间的设定时间Tset F。若边缘取样单元810欲获得第四信号S4及第五信号S5的保持时间THU)—F,则边缘取样单兀810须先将第五信号S5反向，并得 到信号态样为0101的反向第五信号^接着，边缘取样单元810再对第四信号S4及反向
O
第五信号g进行边缘取样操作，而得到第四信号S4的±升缘V及反向第S信号升缘IV’，进而获得两者间的保持时间THU) F。接着，延迟线路单元820对取样后的第四信号S4及第五信号S5进行量化，并将量化结果储存在暂存单元830。之后，暂存单元830再输出累积的多笔量化结果至判断单元126作为测试结果，以进行数字信号处理。判断单元126会判断测试结果是否在一预设范围内。若测试结果在预设的标准范围内，判断单元126会输出通过的信号至测试机台130 ；反之，若测试结果不在预设的标准范围内，判断单元126会输出不通过的信号至测试机台130。同样地，为了增加量测的准确性，判断单元126可依据设计需求，对多笔测试结果进行累加、平均等运算，并输出平均或累加后的设定时间Tset K、Tset f及保持时间Tmi K、Thld f,以供测试者作参考。综上所述，在本发明的范例实施例中，芯片测试系统利用测试芯片针对待测芯片的偏离、抖动以及设定及保持时间等信号特性作量测，可大幅降低量产成本，并提升量测精准度。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许更动与润饰，而不脱离本发明的精神和范围而不脱离本发明的精神和范围。
权利要求
1.一种芯片测试系统，包括 一待测芯片，接收一测试输入数据，并据此提供一测试输出数据； 一测试芯片，藉由该测试输入数据，对该待测芯片进行一偏离测试、一抖动测试以及一设定及保持时间测试三者至少其中之一，并判断一测试结果是否在一预设范围内；以及一测试机台，提供该测试输入数据，并经由该测试芯片将该测试输入数据输入至该待测芯片。
2.根据权利要求I所述的芯片测试系统，其中该测试芯片包括 一测试单元，对该待测芯片进行该偏离测试、该抖动测试以及该设定及保持时间测试三者至少其中之一；以及 一判断单元，判断该测试结果是否在该预设范围内。
3.根据权利要求2所述的芯片测试系统,其中该测试输出数据包括一第一信号以及一第二信号，该测试芯片包括一偏离测试单元，该偏离测试单元包括 一第一偏离测试通道，适于对该第二信号及领先该第二信号的该第一信号进行该偏离测试；以及 一第二偏离测试通道，适于对该第一信号及领先该第一信号的该第二信号进行该偏离测试。
4.根据权利要求3所述的芯片测试系统，其中该第一偏离测试通道及该第二偏离测试通道分别包括 一偏离取样单元，对该第一信号及该第二信号进行一偏离取样操作，以获得两者间的信号偏离量； 一延迟线路单元，对取样后的该第一信号及该第二信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该偏离取样单元、该延迟线路单元及该暂存单元一操作时序。
5.根据权利要求2所述的芯片测试系统，其中该测试输出数据包括一第三信号，该测试芯片包括一抖动测试单元，该抖动测试单元包括 一周期取样单元，对该第三信号进行一周期取样操作，以获得该第三信号的至少一抖动态样，其中该至少一抖动态样包括一周期抖动及一相对周期抖动； 一延迟线路单元，对取样后的该第三信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该周期取样单元、该延迟线路单元及该暂存单元一操作时序。
6.根据权利要求2所述的芯片测试系统，其中该测试输出数据包括一第四信号及一第五信号，该测试芯片包括一设定及保持时间测试单元，该设定及保持时间测试单元包括 一边缘取样单元，对该第四信号及该第五信号进行一边缘取样操作，其中该边缘取样操作包括对该第四信号及该第五信号的上升缘及下降缘进行取样，以获得该第四信号及该第五信号之间的一设定时间及一保持时间； 一延迟线路单元，对取样后的该第四信号及该第五信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该边缘取样单元、该延迟线路单元及该暂存单元一操作时序。
7.—种测试芯片,适于测试一芯片测试系统中的一待测芯片，该测试芯片包括一测试单元，对该待测芯片进行一偏离测试、一抖动测试以及一设定及保持时间测试三者至少其中之一；以及 一判断单元，判断该测试结果是否在该预设范围内。
8.根据权利要求7所述的测试芯片，其中该待测芯片接收一测试输入数据，并据此提供一测试输出数据，该测试输出数据包括一第一信号以及一第二信号，该测试芯片包括一偏离测试单元，该偏离测试单元包括 一第一偏离测试通道，适于对该第二信号及领先该第二信号的该第一信号进行该偏离测试；以及 一第二偏离测试通道，适于对该第一信号及领先该第一信号的该第二信号进行该偏离测试。
9.根据权利要求8所述的测试芯片，其中该第一偏离测试通道及该第二偏离测试通道分别包括 一偏离取样单元，对该第一信号及该第二信号进行一偏离取样操作，以获得两者间的信号偏离量； 一延迟线路单元，对取样后的该第一信号及该第二信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该偏离取样单元、该延迟线路单元及该暂存单元一操作时序。
10.根据权利要求8所述的测试芯片，其中该测试输出数据包括一第三信号，该测试芯片包括一抖动测试单元，该抖动测试单元包括 一周期取样单元，对该第三信号进行一周期取样操作，以获得该第三信号的至少一抖动态样，其中该至少一抖动态样包括一周期抖动及一相对周期抖动； 一延迟线路单元，对取样后的该第三信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该周期取样单元、该延迟线路单元及该暂存单元一操作时序。
11.根据权利要求8所述的测试芯片，其中该测试输出数据包括一第四信号及一第五信号，该测试芯片包括一设定及保持时间测试单元，该设定及保持时间测试单元包括 一边缘取样单元，对该第四信号及该第五信号进行一边缘取样操作，其中该边缘取样操作包括对该第四信号及该第五信号的上升缘及下降缘进行取样，以获得该第四信号及该第五信号之间的一设定时间及一保持时间； 一延迟线路单元，对取样后的该第四信号及该第五信号进行量化； 一暂存单元，储存该延迟线路单元的一量化结果；以及 一控制单元，提供该边缘取样单元、该延迟线路单元及该暂存单元一操作时序。
全文摘要
一种测试芯片及其芯片测试系统，芯片测试系统包括一待测芯片、一测试芯片以及一测试机台。待测芯片接收一测试输入数据，并据此提供一测试输出数据。测试芯片，藉由测试输入数据，对待测芯片进行一偏离测试、一抖动测试以及一设定及保持时间测试三者至少其中之一，并判断一测试结果是否在一预设范围内。测试机台提供测试输入数据，经由测试芯片将测试输入数据输入至待测芯片。
文档编号G01R31/28GK102788947SQ20111012708
公开日2012年11月21日 申请日期2011年5月17日 优先权日2011年5月17日
发明者罗仁鸿 申请人:联咏科技股份有限公司