专利名称：液晶显示面板的接合点的接触阻抗测量方法及液晶显示板的制作方法
技术领域：
本发明涉及液晶显示面板，特别是有关于测量电子装置接合于一液晶显示面板的接触阻抗。
背景技术：
一般而言，平板显示装置会使用液晶显示面板。液晶显示面板可能包括一像素区域。该像素区域具有一像素薄膜晶体管阵列，以及相间隔的数据线与栅极线所组成的相交错阵列。此相交错阵列连接至像素薄膜晶体管阵列。像素薄膜晶体管、数据线与栅极线的阵列形成一可寻址像素阵列。液晶显示面板亦可能包括一周围区域，连接于用以驱动像素薄膜晶体管阵列的集成电路驱动芯片。藉由玻璃上芯片封装技术(chip-on-glass，COG)、载带封装技术(tape-carrier-package，TCP)或薄膜上芯片封装技术(chip-on-film，COF)，集成电路驱动芯片可以被设置于液晶显示面板的周围区域。在玻璃上芯片封装技术(COG)、载带封装技术(TCP)或薄膜上芯片封装技术(COF)中，异向性导电薄膜(anisotropic conductive film，ACF)用以将集成电路驱动芯片、可挠性印刷电路板(flexible printed circuit，FPC)或其它具有驱动集成电路的薄膜接合至液晶显示面板。
此时，需要去检查液晶显示面板的电性状况，并记录异向性导电薄膜(ACF)的接合情形。然而，目前并没有直接于液晶显示面板上测量异向性导电薄膜(ACF)接合的接触阻抗的便利方法。因此，需要设计出可以于液晶显示面板上测量异向性导电薄膜(ACF)接合的接触阻抗的方法。

发明内容
本发明提供一种测试衬垫阵列，用以测量导电材接合电子装置于液晶显示面板后的接触阻抗。测试衬垫阵列设置于液晶显示面板的一表面。测试衬垫阵列电性连接至设置于面板的表面的一组终端衬垫。该组终端衬垫经由导电材接合并电性连接至一第一电子装置。测试衬垫阵列可用以于面板上测量一个或多个导电材接合点的接触阻抗。
此外，本发明提供一样版导线阵列(dummy lead array)，用以测量导电材接合于液晶显示面板后的接触阻抗。样版导线阵列设置于液晶显示面板的表面，用以将一第二电子装置电性连接至面板。样版导线阵列电性连接至测试衬垫阵列，因此，使用电性连接至样版导线阵列的测试衬垫阵列的部分，可用于测量面板上与第二电子装置接合的导电材的接触阻抗。
上述用于接合第一电子装置至液晶显示面板上的终端衬垫的导电材，亦或是接合第二电子装置至液晶显示面板的导电材，可以是异向性导电薄膜(ACF)、NCF(non-isotropic conductive film)、NCP(non-isotropic conductivepaste)、UV树脂、或是可利用共晶工艺(eutectic)进行接合的材质。
而且，本发明提供一种液晶显示面板，包括一面板；一组终端衬垫，设置于该面板的一表面；一第一电子装置；一导电材，用以将该第一电子装置电性连接至该组终端衬垫；以及一测试衬垫阵列，设置于该面板的该表面，该测试衬垫阵列电性连接至该组终端衬垫，其中该测试衬垫阵列可用以测量该导电材的接触阻抗。


为使本发明的上述目的、特征和优点能更明显易懂，特举优选实施例，并配合附图，作详细说明如下图1A表示应用测试衬垫阵列的液晶显示面板的实施例的平面图；图1B表示图1A中虚线区域1B的放大图；图2A为用来作为范例的集成电路驱动芯片的底部平面图，表示此集成电路驱动芯片的一个或多个导电电极；图2B表示延伸自图2A中其中一电极的凸块的放大透视图；图3表示图1A中与可挠性印刷电路电性连接的液晶显示面板的部分的侧视图；图4为图解异向性导电薄膜接合原理的示意图；图5表示在本发明中使用测试衬垫阵列来实现传统的四点测试法以取得异向性导电薄膜接合的接触阻抗测量值；图6A表示应用测试衬垫阵列及样版导线阵列的液晶显示面板的实施例的平面图；
图6B表示图6A中虚线区域6B的放大图。
附图标记说明10～液晶显示面板；11～像素区域；12～周围区域；14～终端衬垫；14a、14b、14c～终端衬垫；20～集成电路驱动芯片；21～导电电极；22～凸块；30～彩色滤光片；40～终端导线阵列；50～异向性导电薄膜；51a、51b～导电球；60～测试衬垫阵列；61、61’～导电测试衬垫；61a、61b、61c、61d～导电测试衬垫；70～样版导线阵列；70a、70b、70c、70d～导线；71～样版导线；80～导线；81～装置；82～导线；90～印刷电路板；r1、r2～阻抗；R～传导阻抗；1B、6B～虚线区域。
具体实施例方式
本发明提供一测试衬垫阵列，用以测量导电材接合电子装置于一液晶显示面板的接触阻抗。测量接触阻抗可用来记录不同的接合工艺条件。测试衬垫阵列亦可用于电子特性的测试。并且，藉由测试衬垫阵列来测试阻抗及特性后，这些测试衬垫阵列可用以改善后续接合工艺中导电材对面板的黏着力。
图1A是一实施例，绘示液晶显示面板10以及由玻璃上芯片封装技术(COG)接合的集成电路驱动芯片20的平面图。面板10可由玻璃或石英基材制成，其包括一像素区域11及一周围区域12。像素区域11具有一像素薄膜晶体管阵列，以及连接至像素薄膜晶体管阵列的栅极线与数据线。像素薄膜晶体管阵列、栅极线与数据线的设计方法乃本领域技术人员所熟知，在此不予赘述。彩色滤光片30(见图3)亦可以设置在像素区域11。周围区域12具有一个或多个由玻璃上芯片封装技术(COG)接合于上的集成电路驱动芯片20，以及形成于上的一个或多个终端导线阵列40。终端导线阵列40用以电性连接至可挠性印刷电路板(FPC)。传统上，集成电路驱动芯片20经由延伸于面板10的周围区域12及像素区域11之间的栅极线或数据线以连接至像素薄膜晶体管阵列。传统上，与周围区域12相连的栅极线或数据线的端点为导电衬垫14(见图4)，亦即终端衬垫，其设置于周围区域12的一表面上。
图2A为用来作为范例的集成电路驱动芯片20的底部平面图。集成电路驱动芯片20可能具有一个或多个导电电极21。如图2B的放大透视图所示，由导电材料(例如金属金)所制成的凸块22，可延伸自任一电极21。
如图3的侧视图所示，玻璃上芯片封装接合技术(COG bondingtechnique)使用一异向性导电薄膜50，其包括分散在黏着树脂中的多个导电球。异向性导电薄膜50中的黏着树脂将集成电路驱动芯片20黏着接合至面板10。异向性导电薄膜50中的导电球将集成电路驱动芯片20的凸块22电性连接至终端衬垫14。如图4所示，玻璃上芯片封装接合工艺(COG bondingprocess)包括将集成电路驱动芯片20与面板10压制在一起。接着，将异向性导电薄膜50加热至玻璃转化点(Tg)以上的温度，使得异向性导电薄膜50的树脂部分硬化，藉此，使集成电路驱动芯片20黏着至面板10，并经由导电粒子51a做电性连接。
若是所使用的异向性导电薄膜50的导电粒子为绝缘薄膜所包覆，则在集成电路驱动芯片20及面板10的压制步骤中，位于凸块22与底下的终端衬垫14之间的导电球51a承受一压缩力。此压缩力使包覆每个导电球51a的绝缘薄膜破裂，使得导电球51a将终端衬垫14电性连接至凸块22。
回到图1A，以及图1B的放大图，在本发明的实施例中，一个或多个测试衬垫阵列60被设置在液晶显示面板10的周围区域12的表面，特别是设置在相邻的集成电路驱动芯片对20间的空间中。每个测试衬垫阵列60具有一个或多个导电测试衬垫61。导电测试衬垫61经由导线70连接至终端衬垫14，而此终端衬垫14设置于面板10的周围区域12的集成电路驱动芯片20下方。导电测试衬垫61及导线70由导电材料，例如铝金属，配合传统设置方法所制成。虽然测试衬垫阵列60的导电测试衬垫61通常为正方形，如图1A及1B所示，然而，导电测试衬垫61亦可以是其它形状，例如长方形、圆形或椭圆形，在本实施中并无任何限制。虽然说导电测试衬垫61通常会设计为可方便使用传统电性探测技术来进行测试的尺寸，但本实施并不限于此，导电测试衬垫61可以是任何想要的尺寸。
测试衬垫阵列60可用以测量集成电路驱动芯片与面板藉由异向性导电薄膜接合后的接触阻抗。藉由测量测试衬垫阵列60的接触阻抗，可以记录不同的接合工艺条件对异向性导电薄膜接合的接触阻抗的效果。此外，测试衬垫阵列60可用来确认集成电路驱动芯片20的电子特性函数。当导线节距或导线间距改变或加以调整时，这种作法是有用的。在测试完成之后，测试衬垫阵列60亦可用来改善后续工艺中要铺设于面板10的异向性导电薄膜的黏着性。
图5表示使用测试衬垫阵列60来实现传统的四点测试法以取得异向性导电薄膜接合的接触阻抗测量值。使用测试衬垫阵列60的四个导电测试衬垫61a～61d，可以得出将集成电路驱动芯片20的一凸块(未图示出)电性连接至终端衬垫14b的异向性导电薄膜接合的接触阻抗R，其中导电测试衬垫61a经由导线70a电性连接至终端衬垫14a，导电测试衬垫61b及61c经由导线70b及70c电性连接至终端衬垫14b，且导电测试衬垫61d经由导线70d电性连接至终端衬垫14c。藉由施加一既定电压至导电测试衬垫61c及61d，以及测量在导电测试衬垫61a及61b的电流，可以得出此异向性导电薄膜接合的接触阻抗R。
如图6A及6B所示，除了测试衬垫阵列60之外，亦可将一个或多个样版导线阵列70设置于终端导线40间。每个样版导线阵列70具有一个或多个样版导线71，可经由设置于液晶显示面板10的周围区域12的表面的导线80连接至相对应的测试衬垫阵列60的导电测试衬垫61’，这些用以测量装置81与面板接合后的接触阻抗的导电测试衬垫61’并未连接至集成电路驱动芯片20的终端衬垫14(为了与用以测量集成电路驱动芯片与面板接合后的接触阻抗的导电测试衬垫61做区隔，在这采用不同的标号-61’)。藉由样版导线71可将一装置81〔例如图标的可挠性印刷电路板(FPC)、载带封装(TCP)或薄膜上芯片封装(COF)〕电性连接至面板10上对应的导电测试衬垫61’。如图3所示，异向性导电薄膜将位于装置81底部的导线82(见图6B)连接至面板10表面的样版导线71。虽然此处并未图标出，然导线82是电性连接至装置81的功能性导线，其中装置81是经由异向性导电薄膜接合至例如面板10的终端导线40，或者印刷电路板(printed circuit board，PCB)90的终端导线，因此，可用以测试异向性导电薄膜接合点的接触阻抗。
如图6B所示的样版导线71通常为长方形，然而，样版导线71亦可以是其它形状，例如正方形、圆形或椭圆形，在此实施例中并无任何限制。样版导线71及导线80由导电材料，例如铝金属，配合传统设置方法所制成。虽然说样版导线71通常会设计为可方便使用传统电性探测技术来进行测试的尺寸，但本实施例并不限于此，样版导线71可以是任何想要的尺寸。
本发明虽以优选实施例披露如上，然其并非用以限定本发明的范围，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1.一种用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，包括以下步骤提供一测试衬垫阵列于该液晶显示面板的一表面；电性连接该测试衬垫阵列至设置于该面板的该表面的一组终端衬垫，该组终端衬垫经由一导电材接合且电性连接至一第一电子装置；以及使用该测试衬垫阵列来测量该导电材接合后的一接触阻抗。
2.如权利要求1所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，其中该导电材包括异向性导电薄膜。
3.如权利要求1所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，其中该测试衬垫阵列设置于该液晶显示面板的一周围区域，或是设置于邻接于该组终端衬垫的一空间。
4.如权利要求1所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法还包括以下步骤提供一样版导线阵列于该液晶显示面板的该表面，该样版导线阵列将一第二电子装置电性连接至该面板；电性连接该样版导线阵列至该测试衬垫阵列；以及使用电性连接至该样版导线阵列的该测试衬垫阵列的部分来测量与该第二电子装置相连的一导电材接合后的一接触阻抗。
5.如权利要求4所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，其中该导电材包括异向性导电薄膜。
6.如权利要求4所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，其中该第一电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合，且该第二电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合。
7.如权利要求1所述的用以测量电子装置接合于一液晶显示面板的接触阻抗的方法，其中该第一电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合。
8.一种液晶显示面板，包括一面板；一组终端衬垫，设置于该面板的一表面；一第一电子装置；一导电材，用以将该第一电子装置电性连接至该组终端衬垫；以及一测试衬垫阵列，设置于该面板的该表面，该测试衬垫阵列电性连接至该组终端衬垫；其中该测试衬垫阵列可用以测量该导电材的接触阻抗。
9.如权利要求8所述的液晶显示面板，其中该导电材包括异向性导电薄膜。
10.如权利要求8所述的液晶显示面板，其中该测试衬垫阵列设置于该面板的一周围区域，或是设置于邻接于该组终端衬垫的一空间。
11.如权利要求8所述的液晶显示面板还包括一样版导线阵列，设置于该面板的该表面，该样版导线阵列用以将一第二电子装置电性连接至该面板，该样版导线阵列电性连接至该测试衬垫阵列；其中使用电性连接至该样版导线阵列的该测试衬垫阵列的部分，该样版导线阵列可用以测量与该第二电子装置相连的一导电材的接触阻抗。
12.如权利要求11所述的液晶显示面板，其中该导电材包括异向性导电薄膜。
13.如权利要求11所述的液晶显示面板，其中该第一电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合，且该第二电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合。
14.如权利要求8所述的液晶显示面板，其中该第一电子装置选自一集成电路芯片、一可挠性印刷电路板、一载带封装或一薄膜上芯片封装的任意组合。
全文摘要
本发明提供一种液晶显示面板的接合点的接触阻抗测量方法及液晶显示面板，用以测量接合于一液晶显示面板的IC、FPC、TCP、COF的接触阻抗。测试衬垫阵列及样版导线阵列设置于液晶显示面板的表面上。测试衬垫阵列的一部分电性连接至设置于面板的表面的一组终端衬垫，该组终端衬垫经由导电材接合且电性连接至一第一电子装置。藉由测试衬垫阵列的设置，可以于面板上测量多个接合点的接触阻抗。样版导线阵列电性连接至测试衬垫阵列的另一部分，因此，使用电性连接至样版导线阵列的测试衬垫阵列的部分，可用以于面板上测量与第二电子装置相连的多个接合点的接触阻抗。
文档编号G01R31/28GK1580793SQ20041007869
公开日2005年2月16日 申请日期2004年9月17日 优先权日2003年12月12日
发明者陈慧昌 申请人:友达光电股份有限公司