专利名称：晶圆测试系统及晶圆测试方法
技术领域：
本发明涉及半导体技术领域，尤其涉及晶圆测试领域。
背景技术：
·半导体测试工艺属于半导体产业的关键领域，半导体测试包括CP(CircuitProbe)测试，CP (Circuit Probe)测试也称晶圆测试(wafer test),是半导体器件后道封装测试的第一步，目的是将晶圆中的不良芯片挑选出来。通常，晶圆指制作集成电路所用的硅片，在晶圆上的集成电路全部制作完成后，晶圆上包含若干个芯片。在晶圆测试步骤中，就需要对所述芯片进行电性测试，以确保在封装之前，晶圆上的芯片是合格产品，因此晶圆测试是提高半导体器件良率的关键步骤之一。在现有技术中，通常是利用一个具有若干探针的探针卡，将所述探针卡的探针与晶圆上的芯片电接触以进行电性测试。具体地，所述芯片上设置有测试焊点(pad)，所述探针与pad需要相互接触，才能完成电性测试。但是，在探针卡长期过程中，测试结果与预定结果之间相比具有极大误差，降低了晶圆测试结果的真实率和准确率，严重时甚至会将芯片烧坏。如果将不准确的测试数据提供给客户，最终会给芯片制造者带来信誉和经济损失。更多关于探针的信息请参考2009年11月25日公开的公开号为CN101587165 A的中国专利文献。

发明内容
本发明解决的问题是现有技术的晶圆测试结果的准确率较低。为解决上述问题，本发明提供了一种新的晶圆测试系统，包括探针卡和探针打磨装置；晶圆测试机,所述晶圆测试机包括控制单元；所述探针卡接收所述晶圆测试机发出的测试信号，对晶圆中的待测芯片进行测试，测试后将测试结果反馈给所述晶圆测试机，所述测试结果包括待测芯片的源漏正向导通压降VFSDot ；当连续出现￥ 50待测高于或低于源漏正向导通的标准压降VFSD标准时，停止测试，所述控制单元控制所述探针打磨装置对所述探针卡进行打磨；打磨后，进行下一个待测芯片的测试。可选的，所述晶圆测试机还包括比较单元；所述比较单元将所述VFSD标^与VFSDot进行比较，输出比较信号；所述控制单元，获取并记录所述比较信号，当连续出现VFSDot高于或低于VFSD标m的比较信号时，输出控制信号，控制所述探针打磨装置对所述探针卡进行打磨。可选的，所述晶圆测试机还包括存储单元，存储所述探针卡测试的VFSDit3a、所述标准压降VFSD标准；
所述控制单元还包括读取单元,从所述存储单元中读取所述VFSDitiw、所述标准压降VFSD标准；所述比较单元从所述读取单元获取VFSD待测、所述标准压降VFSDeisJ^,比较VFSD待 与所述标准压降VFSD标准。可选的，所述探针打磨装置包括砂纸。可选的，所述连续出现VFSDm高于或低于标准压降VFSD 的待测芯片的数目范围为占晶圆中所有芯片数目的2% 4%。可选的，所述VFSD_,高于或低于所述VFSDem，包括范围高于或低于VFSD标准的3%
可选的，所述晶圆测试机还包括输入单元和显示单元；所述输入单元用于输入测试参数，所述晶圆测试机根据所述测试参数向所述探针卡发出测试信号；所述显示单元用于显示所述测试结果。可选的，所述测试参数包括所述标准压降VFSDia、源漏击穿电压、规定漏电压与漏电流之间的比值。本发明还提供一种晶圆测试方法，包括提供晶圆，所述晶圆中包括若干待测芯片；向探针卡发出测试信号，所述探针卡接收所述测试信号对晶圆中的若干待测芯片依次进行测试；对每一个待测芯片测试后，输出测试结果，所述测试结果包括待测芯片的源漏正向导通压降VFSDot ；当连续出现VFSDwm高于或低于标准压降VFSD标准时，停止测试，对所述探针卡进行打磨；打磨完成后，继续对待测芯片进行测试。可选的，还包括将所述VFSD标^与VFSD _进行比较，输出比较信号；获取并记录所述比较信号，当连续出现VFSDwm高于或低于所述标准压降VFSD标准的比较信号时，对所述探针卡进行打磨。可选的，还包括，存储所述标准压降VFSDia ;每完成一次测试，将所述VFSD肖准与VFSDwm进行比较之前，还包括存储所述探针卡测试的压降VFSDwm ；获取存储的所述VFSD标准、VFSD待测之后，将所述VFSD标准与VFSD待测进行比较。可选的，所述连续出现压降VFSDwm高于或低于标准压降VFSD标准的待测芯片的数目范围为占晶圆中所有芯片总数目的2% 4%。可选的，所述VFSD_,高于或低于所述VFSDem，包括范围高于或低于VFSD标准的
3% ο与现有技术相比，本发明具有以下优点本发明的晶圆测试系统设置控制单元，用于控制探针打磨装置对探针卡自动进行打磨。当连续出现待测芯片的源漏正向导通压降VFSDwm与事先设定的合格芯片的源漏正向导通的标准压降VFSD+_时，停止测试，所述控制单元控制探针打磨装置对探针卡上的探针进行自动打磨，清除探针表面的氧化层。与现有技术设定固定打磨频率相比，本发明将探针打磨的时机精确化，更准确规避探针氧化层沾污对测试结果的影响。消除了探针氧化层沾污的影响，进一步提高了晶圆测试结果的准确性和真实性，而且提高了测试效率。在具体实施例中，设定连续出现占晶圆所有芯片的2% 4%的待测芯片的VFSD待■高于或低于，控制单元才控制探针打磨单元对探针卡进行打磨。鉴于探针卡的探针表面出现氧化层沾污是连续性的，因此，本实施例中设定连续出现氧化层沾污的待测芯片的数量，可以进一步提高测试效率，减少晶圆测试时间。而且，还进一步避免芯片的浪费，节约成本。


图I是本发明具体实施例的晶圆测试系统的结构示意图；图2是本发明具体实施例的晶圆测试机的结构示意图； 图3是本发明具体实施例的晶圆测试方法的流程示意图。
具体实施例方式发明人针对晶圆测试结果不准确的问题进行了研究，发现在现有技术中，经过长时间使用，探针，尤其是针尖暴露在空气中，会被空气中的氧气氧化，并在探针的表面形成一层氧化层。使用该带有氧化层的探针继续进行电性测试，导致测试结果出现极大误差。因此，针对以上缺点，在现有技术中，存在对探针进行打磨，以清除探针上的氧化层的改进。在具体生产中，通常设定一个固定的探针打磨频率，即在完成一定数目的芯片或晶圆测试后，比如在完成100个芯片或晶圆测试后，对探针进行打磨。然而，对固定的探针打磨频率的设定，并没有一个精确的标准。也就是说，在进行多少数目的晶圆测试，或进行一个晶圆上的多少数目的芯片测试后，进行一次探针打磨工艺，只是一个随机选择的过程，并不是确定性的。这就会造成如果探针打磨频率较低，探针打磨步骤就起不到要提高晶圆测试数据准确率的效果；如果过高，会极大降低晶圆测试的效率，还会影响探针的使用寿命。在实践中，上述改进并没有提升晶圆测试结果的准确率。而且，由于探针上覆盖氧化层是一个连续过程，若在前后两次探针打磨之间出探针表面的氧化层沾污，氧化层的影响会持续影响测试结果，也就是说可能出现前后两次探针打磨之间的若干待测芯片的测试结果出现极大误差。因此，固定打磨频率并没有解决测试结果准确率较低的问题。发明人经过创造性劳动，发明了一种新的晶圆测试系统及晶圆测试方法。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。图I为本发明具体实施例的晶圆测试系统的结构示意图。参照图1，晶圆测试系统包括探针卡101和探针打磨装置102，所述探针打磨装置102用于对探针卡101进行表面打磨，具体为对探针卡上的探针进行打磨；晶圆测试机200，晶圆测试机200包括控制单元201。其中，探针卡101用于接收晶圆测试机200发出的测试信号，对晶圆中的待测芯片进行测试，测试后，探针卡101将测试结果反馈给晶圆测试机200，所述测试结果包括待测芯片的源漏正向导通压降VFSD ■。当连续出现待测芯片的压降VFSD 高于或低于源漏正向导通的标准压降VFSDft^时，晶圆测试机确认探针卡表面生成氧化层沾污，接着停止进行后续待测芯片的测试，控制单元201控制探针打磨装置102对探针卡101进行表面打磨，去除探针表面的氧化层，在打磨结束后，进行下一个待测芯片的测试。晶圆测试机200发出的测试信号包括作用在待测芯片上的电压、或通过待测芯片的电流等数据。在本发明中，选择芯片的源漏正向导通压降作为判断是否进行探针卡打磨的比较参数，是基于以下考虑待测芯片的所有测试参数，如源漏击穿电压(BVdss)、规定漏电压(Vds)与漏电流(Ids)之间的比值(Rds)、源漏正向导通压降(VFSD)等，在测试过程中受到探针卡的氧化层沾污的影响，会出现测试参数数值漂动。其中，尤以源漏正向导通压降的反应最为敏感，一旦探针卡的探针表面出现氧化层，待测芯片的VFSDit3r^出现漂高现象，这主要是因为氧化层相当于一个电阻，该电阻使得实际测得的VFSDwm的数值增大。因此，本发明选择VFSDwm作为比较参数，可以较准确判断探针打磨的时机。在具体实施例中，所述探针卡101是作为晶圆测试机200与晶圆之间的接口，探针卡101是一个带有很多探针的印刷电路板，所述探针和晶圆中的待测芯片进行物理和电学接触。在测试过程中，探针卡101与晶圆测试机200电连接，探针与晶圆上的待测芯片的测试焊点(pad)接触。由晶圆测试机200发出的测试信号，通过探针卡101的探针作用于待 测芯片。在具体实施例中，自动打磨装置包括砂纸，使用砂纸直接对探针卡的探针进行表面打磨。在具体实施例中，晶圆测试机200还包括比较单元202，比较单元202用于将待测芯片的压降VFSD_,与VFSDem进行比较，并输出比较信号。所述比较信号被控制单元201所获取并记录，当连续出现待VFSDwm高于或低于标准压降VFSDem的比较信号时，控制单元201输出控制信号，控制探针打磨装置102对探针卡101进行自动打磨；若未出现“VFSD#■高于或低于标准压降VFSD 的比较信号”和“连续”的情形，则无需对探针卡101进行打磨。这就使得对探针卡的探针进行表面打磨的时机精确化，而非一个随机选择过程。这样不仅可以达到及时对探针卡进行打磨的目的，而且避免对未出现氧化层沾污的探针打磨的非必要劳动。在具体实施例中，参照图2，晶圆测试机200还包括存储单元203，用于存储探针卡101测试所得到的待测芯片的压降VFSDwm、标准压降VFSDem ;其中，控制单元201还包括读取单元211，读取单元211用于读取待测芯片的压降VFSDi^、标准压降VFSDe l。之后，比较单元202从读取单元211处获取待测芯片的压降VFSDwm、标准压降VFSD，并比较VFSD 和标准压降VFSD标准。在具体实施例中，对连续出现压降VFSD待测高于或低于标准VFSD标准的待测芯片的数目范围为占晶圆中所有芯片数目的2% 4%，例如在一片晶圆包含500个芯片，则当连续出现10 (500 X 2%)个待测芯片的VFSDwm高于或低于VFSD标准时，就停止检测，自动进行探针打磨。也就是说，在一片晶圆中，最多允许连续出现2% 4%的芯片出现由于探针的表面氧化层沾污导致的测试问题。在现实生产中，是允许出现一定限制比例的氧化层沾污测试问题，这样可以提高晶圆测试的效率，节约晶圆测试时间。在具体实施例中，在比较单元中设定VFSD·高于或低于VFSDigm的范围为高于或低于VFSDem的3%。这主要是考虑到VFSDwm等于VFSDem的情形，只是一个理想化的状态。现实生产中，芯片生产工艺总是会出现客观因素的干扰，而出现误差，如果该误差在可允许范围内，该芯片就是合格的。所以，在晶圆测试过程中，设定±3%的范围，可以避免大量芯片遭到抛弃，降低生产成本。
在具体实施例中，晶圆测试机200还包括输入单元和显示单元(未示出)。其中，输入单元用于向晶圆测试机200中输入测试参数，所述测试参数为同类型合格芯片的参数数据，如源漏正向导通压降VFSD标准，可视为标准测试参数。之后，晶圆测试机200根据测试参数向探针卡101发出测试信号，如电压或电流。显示单元用于显示测试结果，所述测试结果包括与事先输入的合格芯片的测试参数相对应的待测芯片的实际测试参数值。若待测芯片的实际测试参数值处于合格芯片的测试参数范围，则显示结果为合格，接着系统会进行下一个芯片的测试；若待测芯片测试参数值不处于合格芯片的测试参数范围，则显示结果为不合格，该待测芯片被认定为失效，接着系统会进行下一个芯片的测试。图3是本发明具体实施例的晶圆测试方法的流程示意图。参照图3，执行步骤S31，提供晶圆，在晶圆中包括若干待测芯片。 参照图3，执行步骤S32，向探针卡发出测试信号，探针卡接收测试信号对晶圆中的若干待测芯片依次进行测试。其中，所述测试信号包括可以使待测芯片作出电学反应的电压或电流。在具体实施例中，对每个待测芯片测试后，会输出测试结果，其中，所述测试结果包括待测芯片的源漏正向导通压降VFSD·,。当连续出现待测芯片的压降VFSDi^高于或低于源漏正向导通时的标准压降VFSD^^时，认定探针卡表面附有氧化层沾污，此时停止测试，对探针卡进行表面打磨，清除氧化层沾污。之后，打磨完成后，继续对剩余待测芯片进行测试。在具体实施例中，芯片的源漏导通时的压降VFSD是判断探针卡的探针表面是否覆盖氧化层、以及是否需要对探针进行打磨的依据。在现有技术中，设定固定打磨频率，待测试一定数目的待测芯片之后，再对探针卡进行打磨相比。与之相比，本发明的方案可以自动作出判断是否对探针卡进行打磨，可以更及时、准确地消除探针表面的氧化层沾污问题，消除氧化层沾污问题对测试结果的影响。通过对探针卡的探针表面进行打磨，清除表面的氧化层，避免了探针表面沾污对晶圆测试的各项参数数值的影响，保证各项测试参数值的准确性。在具体实施例中，晶圆测试方法，还包括将待测芯片VFSDwm与标准压降VFSD标准进行比较，并输出比较信号；之后，获取并记录该比较信号。当连续出现VFSDwm高于或低于标准压降VFSD的比较信号时，对所述探针卡自动进行打磨。在具体实施例中，晶圆测试方法，还包括在晶圆测试开始之前，存储标准压降VFSDem ;在每完成一次待测芯片测试后，将待测芯片的竹^0_,与VFSDem进行比较之前，还包括存储探针卡测试得到的VFSDita ;之后，获取存储的VFSDit3^ VFSDem，并将两者进行比较，作出是否对探针卡作出打磨的判断。在具体实施例中，考虑到现实生产中出现探针沾污的问题是连续性的，为了确保晶圆测试的效率，减少测试时间，设定连续出现占晶圆中所有待测芯片总数目的2% 4%待测芯片时，才对探针沾污进行清除。也就是说，在现实生产中，一片晶圆中最多允许2% 4%的待测芯片出现探针沾污弓I起的测试问题。在具体实施例中，对待测芯片的VFSDit3a高于或低于VFSDem的范围包括高于或低于VFSD标准的3%。现实生产受到工艺、环境等影响，待测芯片的性能出现稍许偏差是在可允许范围内，只要可以应用到具体环境，都是合格产品。这反映到待测芯片的各项参数值，也是限制在可允许范围内。否则，将会有大批芯片遭到丢弃，会大幅增加生产成本。对VFSD亦如此，当连续出现一定数量(如占晶圆中所有芯片的2% 4%)待测芯片的VFSDwm高于或低于VFSD+_时，才会对探针进行打磨。这就进一步提高了测试效率，节省测试时间。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种晶圆测试系统，其特征在于，包括 探针卡和探针打磨装置； 晶圆测试机，所述晶圆测试机包括控制单元； 所述探针卡接收所述晶圆测试机发出的测试信号，对晶圆中的待测芯片进行测试，测试后将测试结果反馈给所述晶圆测试机，所述测试结果包括待测芯片的源漏正向导通压降VPSD待测； 当连续出现VFSD·高于或低于源漏正向导通的标准压降VFSD标准时，停止测试，所述控制单元控制所述探针打磨装置对所述探针卡进行打磨；打磨后，进行下一个待测芯片的测试。
2.如权利要求I所述的晶圆测试系统，其特征在于，所述晶圆测试机还包括比较单元； 所述比较单元将所述VFSDem与VFSD_,进行比较，输出比较信号； 所述控制单元，获取并记录所述比较信号，当连续出现VFSDwm高于或低于VFSD标准的比较信号时，输出控制信号，控制所述探针打磨装置对所述探针卡进行打磨。
3.如权利要求2所述的晶圆测试系统，其特征在于，所述晶圆测试机还包括存储单元，存储所述探针卡测试的VFSDwm、所述标准压降VFSD标准； 所述控制单元还包括读取单元,从所述存储单元中读取所述VFSDitiw、所述标准压降VFSD标准； 所述比较单元从所述读取单元获取VFSDit3a、所述标准压降VFSDigm后，比较VFSD #_与所述标准压降VFSD标准。
4.如权利要求I所述的晶圆测试系统，其特征在于，所述探针打磨装置包括砂纸。
5.如权利要求I所述的晶圆测试系统，其特征在于，所述连续出现VFSDwm高于或低于 标准压降VFSD标^的待测芯片的数目范围为占晶圆中所有芯片数目的2% 4%。
6.如权利要求I所述的晶圆测试系统，其特征在于，所述于或低于所述VFSD标准，包括范围高于或低于VFSD标^的3%。
7.如权利要求I所述的晶圆测试系统，其特征在于，所述晶圆测试机还包括输入单元和显示单元； 所述输入单元用于输入测试参数，所述晶圆测试机根据所述测试参数向所述探针卡发出测试信号； 所述显示单元用于显示所述测试结果。
8.如权利要求7所述的晶圆测试系统，其特征在于，所述测试参数包括所述标准压降VFSD !、源漏击穿电压、规定漏电压与漏电流之间的比值。
9.一种晶圆测试方法，其特征在于，包括 提供晶圆，所述晶圆中包括若干待测芯片； 向探针卡发出测试信号，所述探针卡接收所述测试信号对晶圆中的若干待测芯片依次进行测试； 对每一个待测芯片测试后，输出测试结果，所述测试结果包括待测芯片的源漏正向导通压降VFSD待测； 当连续出现VFSDwm高于或低于标准压降VFSD标准时，停止测试，对所述探针卡进行打磨；打磨完成后，继续对待测芯片进行测试。
10.如权利要求9所述的测试方法，其特征在于，还包括将所述VFSD肖^与VFSDit3jpS行比较，输出比较信号； 获取并记录所述比较信号，当连续出现VFSDwm高于或低于所述标准压降VFSD标准的比较信号时，对所述探针卡进行打磨。
11.如权利要求10所述的测试方法，其特征在于，还包括，存储所述标准压降VFSD标准；每完成一次测试，将所述VFSDfeii与VFSDitiw进行比较之前,还包括存储所述探针卡测试的压降VFSD ■； 获取存储的所述VFSDe l、VFSDwm之后，将所述VFSDem与VFSDwm进行比较。
12.如权利要求9所述的测试方法，其特征在于，所述连续出现压降VFSD_,高于或低于标准压降VFSD^^的待测芯片的数目范围为占晶圆中所有芯片总数目的2% 4%。
13.如权利要求9所述的测试方法，其特征在于，所述VFSD_,高于或低于所述VFSDig准，包括范围高于或低于VFSD的3%。
全文摘要
一种晶圆测试系统及晶圆测试方法，其中，晶圆测试系统包括探针卡和探针打磨装置；晶圆测试机，所述晶圆测试机包括控制单元；所述探针卡接收所述晶圆测试机发出的测试信号，对晶圆中的待测芯片进行测试，测试后将测试结果反馈给所述晶圆测试机，所述测试结果包括待测芯片的源漏正向导通压降VFSD待测；当连续出现VFSD待测高于或低于源漏正向导通的标准压降VFSD标准时，停止测试，所述控制单元控制所述探针打磨装置对所述探针卡进行打磨；打磨后，进行下一个待测芯片的测试。本发明将探针打磨的时机精确化，更准确规避探针氧化层对测试结果的影响，并进一步提高了晶圆测试结果的准确性和真实性，而且提高了测试效率。
文档编号G01R1/073GK102928761SQ20121047277
公开日2013年2月13日 申请日期2012年11月20日 优先权日2012年11月20日
发明者王善屹 申请人:上海宏力半导体制造有限公司