专利名称：基于频域相关干涉仪的宽带测向控制方法
技术领域：
本发明涉及一种无线电测向方法，特别是涉及一种基于频域相关干涉仪的宽带测向控制方法。背景技术：
无线电测向在军事和民用领域都有十分广泛的应用价值，在诸如雷达导航、声纳、移动通信等方面发挥着重要作用。干涉仪主要是通过测量天线阵列的各阵元间复数电压分布，从而计算出电波方向，该类算法具有处理时间短、技术成熟的优点，已大量地应用在辐射源的测向和定位中。采用相关干涉仪进行宽带测向时，需要 大量的导向矢量以进行相关运算和二维搜索。导向矢量的数量与通道数、带宽、计算精度、频率分辨率、搜索精度有关，在宽带系统中，通道数较多(一般为10通道，有的达到几十通道)，且带宽较宽(一般为2-4MHZ)，搜索精度需要达到0.5度，因此需要的导向矢量多，系统存储量要求高。比如10通道天线阵，0-360度方位角上以O. 5为间隔，0-90仰角上以3度为间隔，划分为720X30个切片，每个切片点的复数据宽度为16bits(I、Q两路各16bits)，2M带宽内划分为16组导向矢量，则2M带宽内总的数据量为10X720X30X16X2X16=lllMbits，当2M带宽实时变更时，IllMbits的数据也需要随之实时更新，在目前的器件水平上，数据的存储、读写量也是相当大的。同时，由于需要对谱峰进行二维搜索，需要把每个频点的10通道数据与360X90度范围内的导向矢量全部相关一遍，运算量巨大，导致在传统串行DSP计算平台上测向速度较慢。如何快速地实现宽带相关干涉仪测向是当前需要解决的问题。

发明内容
本发明要解决的技术问题是克服现有技术的缺陷，提供一种基于频域相关干涉仪的宽带测向控制方法，该方法解决了现有传统的相关干涉仪计算处理实时性不强的问题。本发明的技术方案—种基于频域相关干涉仪的宽带测向控制方法，含有下列步骤步骤I :采用宽带接收机接收被测信号，宽带接收机对接收到的被测信号进行处理后得到高位宽的零中频复信号数据；步骤2:将高位宽的零中频复信号数据拆分成低位宽的零中频复信号数据，然后对低位宽的零中频复信号数据进行组帧；步骤3 :对组帧后的数据进行并串转换处理后得到高速串行数据，通过第一光纤收发器将该高速串行数据发送到后端信号处理平台；步骤4:后端信号处理平台对接收到的高速串行数据进行串并转换处理后得到并行数据，再对该并行数据进行译码后得到恢复后的零中频复信号数据；步骤5 :后端信号处理平台对恢复后的零中频复信号数据进行FFT (快速傅立叶变换)处理后，再进行频域相关干涉仪快速测向，确定出被测信号的来向。步骤I中宽带接收机对接收到的被测信号依次进行滤波、放大、下变频、中频滤波、采样后，再经过数字下变频变换为高位宽的零中频复信号数据；宽带接收机可接收N个通道宽带天线阵的输出信号，N为大于等于I的自然数；步骤4中后端信号处理平台含有第二光纤收发器和现场可编程门阵列FPGA处理平台，其中，第二光纤收发器和第一光纤收发器通过光纤连接，现场可编程门阵列FPGA处理平台含有一个主FPGA和两个从FPGA，每个从FPGA挂带两个DDR存储芯片，两个从FPGA共挂带四个DDR存储芯片；后端信号处理平台通过第二光纤收发器将接收的光纤高速串行信号转换成电串行信号后形成串行数据，再将该串行数据送给主FPGA，主FPGA再将该串行数据转换成并行数据并完成零中频复信号数据的恢复，得到恢复后的零中频复信号数据；现场可编程门阵列FPGA处理平台通过高速PCI Express接口与服务器进行数据交换，可以实现双通道、高带宽、低功耗、高速稳定可靠的数据交换，服务器再通过以太网与
用户终端的微机进行数据交换。宽带接收机为大动态范围高灵敏度的宽带接收机，可以实现对小信号、大动态范围信号的接收，宽带接收机采用AD公司的16bit高速采样器AD9446进行采样，之后，再将采样输出信号送到intersil公司的数字下变频芯片ISL5216，16bit高速采样器AD9446的输出经过数字下变频后变换为位宽24bit的高位宽的零中频复信号数据；步骤2中将位宽24bit的高位宽的零中频复信号数据拆分成4个位宽6bit的低位宽的零中频复信号数据后，再对4个位宽6bit的低位宽的零中频复信号数据进行组帧；组帧方法为将位宽6bit的低位宽的零中频复信号数据中的前3bit和后3bit均编码为4bit，使位宽6bit的低位宽的零中频复信号数据编码成为位宽Sbit的低位宽的零中频复信号数据，将该位宽8bit的低位宽的零中频复信号数据作为IObit光纤数据的低8位；组帧后，每个数据帧中含有4个IObit的有效数据；主FPGA将串行数据转换成并行数据并完成零中频复信号数据的恢复的方法为步骤4. I :主FPGA先将接收到的串行数据从异步信号的数据格式转换成同步信号的数据格式，然后采用先入先出的FIFO缓存结构接收数据；接收数据时，首先检测出数据帧的同步头，然后清空FIFO缓存结构，再开始接收该数据帧的有效数据，以确保该数据帧的有效数据到来时FIFO缓存结构为空，从而保证数据的完整性；该串行数据对于主FPGA时钟而言属于异步信号，因此必须先将其转换成同步信号。数据帧中有效数据只占整个帧的一部分，所以可以采用FIFO缓存结构。步骤4. 2 :将数据帧的4个IObit的有效数据中的前3个依次移位寄存在三个寄存器中，然后将三个寄存器的输出和第4个IObit的有效数据作为并行的40bit数据输入到FIFO缓存结构中；步骤4. 3 :抽取出有效数据的指示信号，即第4个IObit的有效数据的最高两位相同时数据有效，这时，给FIFO缓存结构发出写使能信号，这样做的目的是只写入有效数据；步骤4. 4 :当FIFO缓存结构非空时，主FPGA用本地低频时钟将FIFO缓存结构中的并行的40bit数据读出，该并行的40bit数据中有4个IObit的有效数据，分别选取4个IObit的有效数据中的低8位后得到4个8bit的有效数据，将每个8bit的有效数据中的前4bit和后4bit均译码为3bit，最后得到4个6bit的有效数据，即24bit数据，这样即完成了对零中频复信号数据的恢复。组帧方法中采用3B/4B编码方法将位宽6bit的低位宽的零中频复信号数据中的前3bit和后3bit均编码为4bit，3B/4B编码方法如表I所示
表1:3B/4B 编码
权利要求
1.一种基于频域相关干涉仪的宽带测向控制方法，其特征是含有下列步骤 步骤I:采用宽带接收机接收被测信号，宽带接收机对接收到的被测信号进行处理后得到高位宽的零中频复信号数据； 步骤2:将高位宽的零中频复信号数据拆分成低位宽的零中频复信号数据，然后对低位宽的零中频复信号数据进行组帧； 步骤3:对组帧后的数据进行并串转换处理后得到高速串行数据，通过第一光纤收发器将该高速串行数据发送到后端信号处理平台； 步骤4 :后端信号处理平台对接收到的高速串行数据进行串并转换处理后得到并行数据，再对该并行数据进行译码后得到恢复后的零中频复信号数据； 步骤5 :后端信号处理平台对恢复后的零中频复信号数据进行FFT处理后，再进行频域相关干涉仪快速测向，确定出被测信号的来向。
2.根据权利要求I所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述步骤I中宽带接收机对接收到的被测信号依次进行滤波、放大、下变频、中频滤波、采样后，再经过数字下变频变换为高位宽的零中频复信号数据；宽带接收机可接收N个通道宽带天线阵的输出信号，N为大于等于I的自然数； 所述步骤4中后端信号处理平台含有第二光纤收发器和现场可编程门阵列FPGA处理平台，其中，第二光纤收发器和第一光纤收发器通过光纤连接，现场可编程门阵列FPGA处理平台含有一个主FPGA和两个从FPGA，每个从FPGA挂带两个DDR存储芯片，两个从FPGA共挂带四个DDR存储芯片；后端信号处理平台通过第二光纤收发器将接收的光纤高速串行信号转换成电串行信号后形成串行数据，再将该串行数据送给主FPGA，主FPGA再将该串行数据转换成并行数据并完成零中频复信号数据的恢复，得到恢复后的零中频复信号数据；现场可编程门阵列FPGA处理平台通过高速PCI Express接口与服务器进行数据交换，服务器再通过以太网与用户终端的微机进行数据交换。
3.根据权利要求2所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述宽带接收机为大动态范围高灵敏度的宽带接收机，宽带接收机采用AD公司的16bit高速采样器AD9446进行采样，之后，再将采样输出信号送到intersil公司的数字下变频芯片ISL5216，16bit高速采样器AD9446的输出经过数字下变频后变换为位宽24bit的高位宽的零中频复信号数据； 所述步骤2中将位宽24bit的高位宽的零中频复信号数据拆分成4个位宽6bit的低位宽的零中频复信号数据后，再对4个位宽6bit的低位宽的零中频复信号数据进行组帧；组帧方法为将位宽6bit的低位宽的零中频复信号数据中的前3bit和后3bit均编码为4bit，使位宽6bit的低位宽的零中频复信号数据编码成为位宽Sbit的低位宽的零中频复信号数据，将该位宽8bit的低位宽的零中频复信号数据作为IObit光纤数据的低8位；组帧后，每个数据帧中含有4个IObit的有效数据；所述主FPGA将串行数据转换成并行数据并完成零中频复信号数据的恢复的方法为步骤4. I :主FPGA先将接收到的串行数据从异步信号的数据格式转换成同步信号的数据格式，然后采用先入先出的FIFO缓存结构接收数据；接收数据时，首先检测出数据帧的同步头，然后清空FIFO缓存结构，再开始接收该数据帧的有效数据，以确保该数据帧的有效数据到来时FIFO缓存结构为空；步骤4. 2 :将数据帧的4个IObit的有效数据中的前3个依次移位寄存在三个寄存器中，然后将三个寄存器的输出和第4个IObit的有效数据作为并行的40bit数据输入到FIFO缓存结构中； 步骤4. 3 :抽取出有效数据的指示信号，即第4个IObit的有效数据的最高两位相同时数据有效，这时，给FIFO缓存结构发出写使能信号； 步骤4. 4 :当FIFO缓存结构非空时，主FPGA用本地低频时钟将FIFO缓存结构中的并行的40bit数据读出，该并行的40bit数据中有4个IObit的有效数据，分别选取4个IObit的有效数据中的低8位后得到4个Sbit的有效数据，将每个Sbit的有效数据中的前4bit和后4bit均译码为3bit，最后得到4个6bit的有效数据，即24bit数据，这样即完成了对零中频复信号数据的恢复。
4.根据权利要求3所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述组帧方法中采用3B/4B编码方法将位宽6bit的低位宽的零中频复信号数据中的前3bit和后3bit均编码为4bit，3B/4B编码方法如表I所示 表I :3B/4B编码
5.根据权利要求2所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述步骤5中，后端信号处理平台对恢复后的零中频复信号数据进行的FFT处理包括首先，对N个通道的恢复后的零中频复信号数据进行矩阵式存储，而后依次读取单通道的数据进行FFT运算，再将FFT运算结果写入存储矩阵，之后并行读取FFT运算的存储结果，对齐N个通道FFT运算结果的指数位，并舍弃指数位。
6.根据权利要求5所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述N为10，所述后端信号处理平台对得到的FFT运算结果做指数位对齐之后，根据测向需要，要将指数位对齐及校正后的10个通道FFT归一化，其中以每一频点的10个通道FFT运算结果为一组，共同乘以第一通道FFT运算结果的复共轭，使FFT运算结果变成64bit宽度，第一通道FFT运算结果的虚部为零；以每一频点上的10通道数据为一组，以第一通道的FFT运算结果最大值为标准，判断需要移位的数目，而后对64bit宽的FFT运算结果做截取处理，截取为18bit做相关测向。
7.根据权利要求2所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述步骤5中，后端信号处理平台进行频域相关干涉仪快速测向时将导向矢量在方位角360度范围内按四个象限分成四份，分别存储在四个DDR存储芯片内；在相关测向过程中，同时从四片DDR存储芯片中读取导向矢量并在两片从FPGA内做相关测向；在系统开机时，初始导向矢量由用户终端的微机通过以太网、高速PCI Express接口传送给现场可编程门阵列FPGA处理平台，然后写入DDR存储芯片内。
8.根据权利要求7所述的基于频域相关干涉仪的宽带测向控制方法，其特征是所述DDR存储芯片采用Micron的容量为2Gbits的MT47H128M16 ;在相关测向过程中，同时以150MHz/s的速度从四片DDR存储芯片中读取导向矢量并在两片从FPGA内做相关测向；高速PCI Express接口采用了 NI公司高速数字I/O数据采集卡PCIe-6537。
全文摘要
本发明涉及一种基于频域相关干涉仪的宽带测向控制方法，含有下列步骤步骤1采用宽带接收机接收被测信号并进行处理得到高位宽的零中频复信号数据；步骤2将高位宽的零中频复信号数据拆分成低位宽的零中频复信号数据后组帧；步骤3对组帧后的数据进行并串转换处理得到高速串行数据，再通过光纤收发器发送到后端信号处理平台；步骤4后端信号处理平台对高速串行数据进行串并转换处理后得到并行数据，再对该并行数据进行译码得到恢复后的零中频复信号数据；步骤5对恢复后的零中频复信号数据进行FFT处理、频域相关干涉仪快速测向，确定出被测信号的来向；本发明解决了现有传统的相关干涉仪计算处理实时性不强的问题。
文档编号G01S3/12GK102819006SQ20121028046
公开日2012年12月12日 申请日期2012年8月8日 优先权日2012年8月8日
发明者王斌, 王大磊, 王成, 吴瑛, 吴江, 唐涛, 杨宾 申请人:中国人民解放军信息工程大学