专利名称：用于红外焦平面阵列的背景电流抑制读出电路的制作方法
技术领域：
本实用新型涉及红外探测器的背景抑制电路，具体涉及一种新型的用于红外焦平面阵列背景电流抑制读出电路，属于红外探测技术领域。
背景技术：
目前，高背景电流的红外探测器[如量子阱红外光电探测器(QWIP)]的性能主要取决于读出电路的电荷处理能力。由于红外探测器的背景电流和暗电流相当大(如QWIP的暗电流有上百纳安)，需要一个大的积分电容来存储这些电荷。但实际上，为了能够在一个尺寸有限的像素内实现单元电路，积分电容只可能做得比较小，而大的背景电流使得读出电路中的积分电容很快就会饱和；并且，目标信号远远小于背景信号(比如QWIP的目标电流仅仅是背景电流的0.01％-0.1％)，因此，要求其读出电路具有低噪声和能够放大大信号的能力，实现的难度很大。对背景电流进行抑制是克服该问题的一个很好的方法，抑制了背景电流再积分，就能够在像元内使用较小的积分电容并避免其饱和，同时增大探测灵敏度、提高动态范围和信噪比。
目前有BGMI结构(文献1，Chih-Cheng Hsieh，et al，High-performance CMOS Bufferedgate modulation input(BGMI) readout circuits for IR FPA，IEEE Journal ofSolid-State Circuits，Vol 33，No.8，Aug，1998，P.1188-1198)和采用电流存储器结构(文献2，Yang Guang，et al，Ahigh dynamic-range，low-noise focal plane readoutfor VLWIR applications implemented with current mode background subtraction，Proceedings of SPIE-The International Society for Optical Engineering，Vol 3360，1998，P.42-51)以及美国专利(专利号US6,373,050 B1，2002年4月16日)等进行背景电流抑制的方法。BGMI结构每列共用一个积分电容，在积分前将从SCI结构输出的电流信号减去一个用阈值补偿电流源产生的电流，通过调整其源极电压Vtun可以调节该电流的大小。但是BGMI电路对背景抑制电路的源极电压调整的精度要求非常高，通常要稳定到1毫伏以下，甚至更高的精度；而由于整个焦平面共用一个背景抑制电路，探测器阵列的非均匀性会带来很严重的行或列噪声，不能很好的实现背景抑制；另外，该电路的驱动信号复杂，输出信号不是箱形波也是一个缺点。另一种背景抑制的方法是利用电流存储器结构，该背景抑制电路由以下部分组成BDI输入级、电流存储器、选通管、相关双采样电路(CDS)等。通过在校正期间采样背景电流，并用一个电流存储器将该电流存储起来，然后在成像期间，将红外探测器输出的信号电流减去该背景电流后再进行积分和相关双采样，该电路增大了读出电路处理大电流的能力。由于每个像元里面都有一个电流存储器，克服了探测器阵列非均匀性的影响，但是该结构中的电流存储器上的电压随着时间会发生衰减(即电流存储器中存储的背景电流随时间衰减)，使得探测精度越来越差，甚至不能探测，所以需要每过一段时间重新对探测器进行校正，并且在校正过程中还需增加一些机械装置(提供均匀背景物体，供校正用)，这将破坏红外探测器的连续使用性能(校正时红外探测器不能工作)，并降低红外探测器的可靠性。
实用新型的内容本实用新型的目的在于提出一种用于红外焦平面阵列背景电流抑制读出电路，该电路在一次校正之后不需要反复校正，能够很好持续地保持背景抑制的效果，减小探测器的机械和时间开销，并大大提高探测器的可靠性。
本实用新型的目的是这样实现的用于红外焦平面阵列的背景电流抑制读出电路，该电路包括缓冲直接注入结构、背景电流和暗电流的电流存储器及相关双采样电路，其改进在于缓冲直接注入结构电路的输出端接背景电流和暗电流存储器100，并经PMOS管111到积分电路、缓冲器114、相关双采样电路115接输出Vout；背景电流和暗电流存储器100的控制端即NMOS管106的栅极，依次连接PMOS管108、模数\数模转换器109和非易失性存储器110，从而构成存储和自动刷新所保存的背景电流和暗电流的电路。
所述缓冲直接注入结构电路由运算放大器101和PMOS管102构成，运算放大器101的正输入端接直流偏置电源Vbd，负输入端接红外探测器116的输出端，红外探测器116的另一端接探测器偏置电源Vdet；运算放大器101的输出端接PMOS管102的栅极；PMOS管102的源极接红外探测器116的输出端。
所述电流存储器100由电容103和NMOS管104、105、106和107组成；NMOS管105的漏极接PMOS管102的漏极，NMOS管105的源极接NMOS管104的漏极，NMOS管104的源极经电容103接直流电源Vbcm，NMOS管105、104的栅极分别接时钟信号Φmem、Φmem，NMOS管104的源极和漏极短接；NMOS管107的漏极接PMOS管102的漏极，NMOS管107的源极接NMOS管106的漏极；NMOS管106的源极接直流电源Vbcm；NMOS管107的栅极接直流电源Vbn，NMOS管106的栅极与NMOS管104的漏极和电容103的接点相连，并接PMOS管108的漏极；电流存储器100的控制端，即NMOS管106的栅极连接PMOS管108的漏极，PMOS管108的源极经模数\数模转换器109连接非易失性存储器110；PMOS管108的栅极接信号Sel。
所述积分电路由电容113和PMOS管112并联组成，PMOS管112的栅极接复位信号Rst。本实用新型的电路利用电流存储器进行背景电流自动抑制，并采用模数和数模转换器以及非易失性存储器来保持电流存储器中的电容上的电压不会衰减，克服了现有高背景电流抑制读出电路在使用中需要用机械电子装置定期校正的缺点，该电路在一次校正之后不需要反复校正，能够很好持续地保持背景抑制的效果，减小探测器的机械和时间开销，并大大提高探测器的可靠性。而且该电路具有很高的电荷处理能力。
以下结合附图和具体实施方式
对本实用新型作进一步说明。


图1是新型背景电流抑制电路的原理图。
图2是电路的控制脉冲时序示意图。
具体实施方式
本实用新型由以下几部分组成传统的缓冲直接注入BDI级、背景电流和暗电流存储器、模数转换器(ADC)和数模转换器(DAC)及存储器(EPROM)、积分电路、CDS电路等。图1中116表示为量子阱或碲镉汞等背景电流大的红外探测器。运放101和PMOS管102构成缓冲直接注入结构BDI，电流存储器由电容103和NMOS管104、105、106、107组成，时钟信号Φmem为高、Φmem为低时，电流存储器对电流进行存储。PMOS管108、ADC和DAC109、EPROM110和电流存储器100等构成背景抑制校正电路的核心部分，源漏短接的NMOS管104用于减小开关噪声，提高抑制精度。数模转换器和模数转换器可以在片内实现，也可以在片外实现。施加在PMOS管108上的信号Sel用来控制校正电压的传输，EPROM110用来存储各探测单元背景电流所对应的控制电压信号。PMOS管102的漏极连接到电流存储器100的NMOS管107的漏极和PMOS管111的源极上，113是积分电容Cint，它可通过PMOS开关112进行复位，PMOS开关112的导通和关断由施加在其栅极上的复位信号Rst来控制。积分信号经过缓冲器Buf 114后，送入相关双采样电路CDS 115处理。CDS 115可以采用专利号为ZL 02 2 45464.0的“新结构相关双采样保持电路”，CDS可以达到消除和减小1/f噪声、开关噪声、KTC噪声和固定模式噪声的目的。
如图1所示，BDI输入级为探测器提供了一个稳定的偏压，由于它的输入阻抗低，有利于提高注入效率，BDI输入级中的运放的开环增益越大，其输入阻抗越小，注入效率越高。电流存储器100中的NMOS管107的栅极电压Vbn是直流偏置电压，NMOS管106的源极接直流电压Vbcm。
图2中，t1到t3为探测器校正期间，在该期间内没有红外辐射信号，t3之后为探测器读出期间。在t1到t2期间无红外信号注入，探测器的背景电流经BDI输入级到达A点，由于这时Φmem为高电平，NMOS管105导通，探测器的背景电流使电容103充电，NMOS管106的栅极电压(即电容103上的电压)升高，当NMOS管106的栅极电压大于其阈值电压时，NMOS管106和107导通。随着电容103的充电，流过电容103的充电电流不断减小，而流过NMOS管106和107的电流不断增大，直到来自探测器的电流全部都流过NMOS管106、107，而电容103上的电压不再增加为止。t2到t3期间，选通信号Sel为低电平，使得PMOS管108导通，ADC将电容103上面的电压信号转换为数字信号并存储到EPROM 110中。t3到t5为成像读出期间，这时Φmem为低电平，PMOS管111栅极的信号Read为直流电平。从BDI出来的探测器电流信号Idet在扣除了电流存储器100存储的背景电流Imem后，经过PMOS管111，流入积分电容113进行积分，流入积分电容中的电流为(Idet-Imem)，积分期间Rst为高电平，PMOS管112断开。积分电压通过缓冲器114后，再进入相关双采样电路115。当Rst为低电平的时候，PMOS管112导通，使电容113复位。Vout1是复位后第1次采样输出的信号，Vout2是在积分末尾第2次采样输出的信号。由于存在泄漏电流，经过一段时间以后，电流存储器100里的电容103上的电压会衰减，影响背景电流抑制精度。这时，通过相应的控制信号，用存储器中存储的电压值来使的电容103上的电压恢复到首次校正后的值，这个过程即图2中的t5到t6期间。t5到t6期间Se1再次为低，存储在EPROM 110里面的原始电压的12位数字信号被DAC转换为相应的模拟电压输出，使电容103上的电压恢复到首次校正后的值。依靠DAC和EPROM定期地刷新电容103上的电压值[由时序电路自动完成，无任何机械动作，而且，刷新时间很短(毫秒量级)]，这样，一次校正后的探测器，可以持续地在待测红外场景中精确的进行背景电流抑制工作，而不需要再次重新校正。
数模\模数转换器109、存储器110可以在片内实现，也可以采用外部器件。当数模\模数转换器109、存储器110在片外实现时，模数转换器ADC可以选用ADS803，数模转换器DAC可以选用TLV5619，存储器可以选用AM29LV400。所选用器件不局限于上述型号。
本实用新型不局限于上述实施方式，不论在其结构上作任何变化，凡是利用电流存储器进行背景电流自动抑制，并采用模数和数模转换器以及非易失性存储器来保持电流存储器中的电容上的电压不会衰减的电路，均落在本实用新型保护范围之内。
权利要求1.用于红外焦平面阵列的背景电流抑制读出电路，该电路包括缓冲直接注入结构、背景电流和暗电流的电流存储器及相关双采样电路，其特征在于缓冲直接注入结构电路的输出端接背景电流和暗电流存储器(100)，并经PMOS管(111)到积分电路、缓冲器(114)、相关双采样电路(115)接输出Vout；背景电流和暗电流存储器(100)的控制端即NMOS管(106)的栅极，依次连接PMOS管(108)、模数\数模转换器(109)和非易失性存储器(110)，从而构成存储和自动刷新所保存的背景电流和暗电流的电路。
2.根据权利要求1所述的背景电流抑制读出电路，其特征在于所述缓冲直接注入结构电路由运算放大器(101)和PMOS管(102)构成，运算放大器(101)的正输入端接直流偏置电源Vbd，负输入端接红外探测器(116)的输出端，红外探测器(116)的另一端接探测器偏置电源Vdet；运算放大器(101)的输出端接PMOS管(102)的栅极；PMOS管(102)的源极接红外探测器(116)的输出端。
3.根据权利要求1或2所述的背景电流抑制读出电路，其特征在于所述电流存储器(100)由电容(103)和NMOS管(104-107)组成；NMOS管(105)的漏极接PMOS管(102)的漏极，NMOS管(105)的源极接NMOS管(104)的漏极，NMOS管(104)的源极经电容(103)接直流电源Vbcm，NMOS管(105、104)的栅极分别接时钟信号Φmem、Φmem，NMOS管(104)的源极和漏极短接；NMOS管(107)的漏极接PMOS管(102)的漏极，NMOS管(107)的源极接NMOS管(106)的漏极；NMOS管(106)的源极接直流电源Vbcm；NMOS管(107)的栅极接直流电源Vbn，NMOS管(106)的栅极与NMOS管(104)的漏极和电容(103)的接点相连，并接PMOS管(108)的漏极；电流存储器(100)的控制端即NMOS管(106)的栅极连接PMOS管(108)的漏极，PMOS管(108)的源极经模数\数模转换器(109)连接非易失性存储器(110)；PMOS管108的栅极接信号Sel。
4.根据权利要求1所述的背景电流抑制读出电路，其特征在于所述积分电路由电容(113)和PMOS管(112)并联组成，PMOS管(112)的栅极接复位信号Rst。
专利摘要用于红外焦平面阵列的背景电流抑制读出电路，该电路包括缓冲直接注入结构、背景电流和暗电流的电流存储器及相关双采样电路，其改进在于背景电流和暗电流存储器100的控制端即NMOS管106的栅极，依次连接PMOS管108、模数\数模转换器109和非易失性存储器110，从而构成存储和自动刷新所保存的背景电流和暗电流的电路。本实用新型的电路利用电流存储器进行背景电流自动抑制，并采用模数和数模转换器以及非易失性存储器来保持电流存储器中的电容上的电压不会衰减，克服了现有高背景电流抑制读出电路在使用中需要用机械电子装置定期校正的缺点，而且该电路具有很高的电荷处理能力。
文档编号G01D5/26GK2754070SQ20042006180
公开日2006年1月25日 申请日期2004年10月22日 优先权日2004年10月22日
发明者袁祥辉, 孟丽娅, 黄友恕, 吕果林 申请人:重庆大学