专利名称：基于差分结构的快速抗干扰电流采样电路的制作方法
技术领域：
本发明涉及开关电源领域，应用于电压模直流直流变换器(DC-DC)的过流保护电 路以及电流模DC-DC转换器电流控制环路中，特别涉及集成电路中基于差分结构的快速抗 干扰电流采样电路。
背景技术：
电源管理芯片是电子产品的一个重要组成部分，电源管理芯片质量直接影响了电 子设备的性能。随着手机、PDA、数码相机和MP3播放器等便携式设备功能日益多样化，研 究开发高效率的微型化DC-DC变换器成为这个领域的主流方向。电流采样不仅可以用作电 压模DC-DC过流保护电路当中，也是电流模DC-DC环路中的重要组成部分，影响着电流模 DC-DC的性能。一方面当电源线上存在干扰时(例如开关管开关动作时或是多路DC-DC中 的其他路开关管开关动作时)采样出的信号也存在干扰，当干扰量较为显著时会导致比较 器的误翻转，进而使控制逻辑混乱或者使过温保护电路错误关断芯片；另一方面，采样电路 的速度限制了 DC-DC工作频率。目前针对采样抗干扰问题的研究还比较少，文献1中涉及的传统的电流采样电路 虽然结构简单，速度比较快，但是抗干扰能力比较差，不适合应用在多路DC-DC中。文献 lKuo_Hsing Cheng ；Chia-Wei Su ；Hsin-Hsin Ko. AHigh-Accuracy and High-Efficiency on-Chip Current Sensing for Current-ModeControl CMOS DC-DC Buck Converter, Electronics，Circuits and Systems,2008. ICECS 2008. 15th IEEE International Conference on

发明内容
本发明为了克服上述现有技术的不足，提供一种基于差分结构的快速、抗干扰电 流采样电路，该电路结构简单，抗干扰能力强，采样速度快，不同温度、工艺和电源电压的变 化对其影响较小。本发明的技术方案是这样实现的基于差分结构的快速抗干扰电流采样电路，其特征在于所述的采样电路包括差 分采样主体电路和偏置电压产生电路，通过偏置电压产生电路产生出两个不同的电压给采 样主体电路的中的共栅极晶体管提供栅极电压偏置，差分采样的主体电路输出信号即是可 以用于控制整个环路或者过流保护电路的抗干扰采样信号。所述的差分采样主体电路，由输入电源的高电位连接PMOS管Mp的源极，PMOS管 Mp的漏极连接在NMOS管Mn的漏极，NMOS管Mn的源极连接在输入电源低电位上；PMOS管 Mp和NMOS管Mn的连接点上再连接滤波电路，滤波电路连接负载电阻R ；PMOS管Mp的源极 连接PMOS管M8，PMOS管M8的栅极连接电源低电位，PMOS管M8的漏极接PMOS管Ml的源 端，PMOS管Ml的漏极连接PMOS管M3的源极，PMOS管M3采用二极管连接方法，栅极和漏 极共同连接到电源低电位上；PMOS管Mp的漏极连接PMOS管M9，PMOS管M9的栅极接第一
3个控制信号，M9的漏极连接PMOS管M2的源极，PMOS管M2的漏极连接PMOS管M4的源极， PMOS管M4采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管MP的栅极 连接第二个控制信号，NMOS管Mn的栅极连接第三个控制信号；PMOS管Mpxl的源极连接输 入电源高电位，PMOS管Mpxl的漏极连接PMOS管M2的漏极，PMOS管Mpxl的栅极连接第四 个控制信号，PMOS管Ml和M2的栅极分别连接到偏置电压Vbl和Vb2 ；采样信号从PMOS管M3 和M4的源极差分输出；所述的滤波电路是由电感L和电容C连接构成，其中ESR是电容C 的等效串联电阻。所述的偏置电压产生电路，由串联的PMOS管M7的源极连接输入电源的高电位，栅 极连接电源低电位，漏极连接PMOS管M5的源端，PMOS管M5采用二极管连接方法，PMOS管 M5的栅极与PMOS管Ml的栅极连接为PMOS管Ml提供偏置电压Vbl，在PMOS管M5的栅极和 漏极的连接点和电源低电位之间连接偏置电流源Ibl ；串联的PMOS管MlO的源极连接输入 电源的高电位，栅极连接电源低电位，漏极连接PMOS管M6的源极，PMOS管M6采用二极管 连接方法，PMOS管M6的栅极与PMOS管M2的栅极连接为PMOS管M2提供偏置电压Vb2，在 PMOS管M6的栅极和漏极的连接点和电源低电位之间连接偏置电流源Ib2 ；在PMOS管M6的 源极与电源低电位之间连接一个电流源Ια。所述的四个控制信号的时序是不同的，第二个控制信号的上升沿略微早于第三个 控制信号，第二个控制信号的下降沿略微晚于第三个控制信号；第一个控制信号是第二个 控制信号的略微延迟信号；第四个控制信号是第一个控制信号的反相信号并带有略微的延 迟。本发明与现有技术相比，提供了一个抗干扰能力强，采样速度快，并且结构简单的 电流采样电路，并提供了该电路应用在电压模DC-DC过流保护电路和电流模DC-DC环路中 的方案。抗干扰和快速的特性使电流模DC-DC的工作频率能够进一步的提高。


图1为基于差分结构的快速抗干扰电流采样电路原理图；图2为基于差分结构的快速抗干扰电流采样电路应用在过流保护功能中的电路 原理图；图3为基于差分结构的快速抗干扰电流采样电路应用在电流模DC-DC环路中的电 路原理具体实施例方式下面结合附图对本发明的内容作进一步说明。参照图1所示，基于差分结构的快速抗干扰电流采样电路的基本原理是开始采样 时PMOS管Mp栅极的控制信号Q_p首先变低，PMOS管M9栅极的控制信号Q_p_2稍晚于Q_ P变低以避免采样信号过冲，PMOS管Mpx栅极的控制信号Q_z变高，Mpx关断；此时PMOS管 M8和M9处在线性区，M8的电阻为R_M8，M9的电阻为R_M9 ；暂不考虑沟道长度调制效应可
得到以下关系
权利要求
基于差分结构的快速抗干扰电流采样电路，其特征在于所述的采样电路包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生出两个不同的电压给采样主体电路中的共栅极晶体管，差分采样的主体电路输出信号即是控制整个环路或者过流保护电路的抗干扰采样信号。
2.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于所 述的差分采样主体电路，由输入电源的高电位连接PMOS管Mp的源极，PMOS管Mp的漏极连 接在NMOS管Mn的漏极，NMOS管Mn的源极连接在输入电源低电位上；PMOS管Mp和NMOS管 Mn的连接点上再连接滤波电路，滤波电路连接负载电阻R;PM0S管Mp的源极连接PMOS管 M8，PMOS管M8的栅极连接电源低电位，PMOS管M8的漏极接PMOS管Ml的源端，PMOS管Ml 的漏极连接PMOS管M3的源极，PMOS管M3采用二极管连接方法，栅极和漏极共同连接到电 源低电位上；PMOS管Mp的漏极连接PMOS管M9，PM0S管M9的栅极接第一个控制信号，M9的 漏极连接PMOS管M2的源极，PMOS管M2的漏极连接PMOS管M4的源极，PMOS管M4采用二 极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管MP的栅极连接第二个控制信 号，NMOS管Mn的栅极连接第三个控制信号；PMOS管Mpxl的源极连接输入电源高电位，PMOS 管Mpxl的漏极连接PMOS管M2的漏极，PMOS管Mpxl的栅极连接第四个控制信号，PMOS管 Ml和M2的栅极分别连接到偏置电压Vbl和Vb2 ；采样信号从PMOS管M3和M4的源极差分输 出；所述的滤波电路是由电感L和电容C连接构成，其中ESR是电容C的等效串联电阻。
3.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于所 述的偏置电压产生电路，由串联的PMOS管M7的源极连接输入电源的高电位，栅极连接电源 低电位，漏极连接PMOS管M5的源端，PMOS管M5采用二极管连接方法，PMOS管M5的栅极 与PMOS管Ml的栅极连接为PMOS管Ml提供偏置电压Vbl，在PMOS管M5的栅极和漏极的连 接点和电源低电位之间连接偏置电流源Ibl ；串联的PMOS管MlO的源极连接输入电源的高 电位，栅极连接电源低电位，漏极连接PMOS管M6的源极，PMOS管M6采用二极管连接方法， PMOS管M6的栅极与PMOS管M2的栅极连接为PMOS管M2提供偏置电压Vb2，在PMOS管M6 的栅极和漏极的连接点和电源低电位之间连接偏置电流源Ib2 ；在PMOS管M6的源极与电源 低电位之间连接一个电流源Ια。
4.根据权利要求2所述的基于差分结构的快速抗干扰电流采样电路，其特征在于所 述的四个控制信号的时序是不同的，第二个控制信号的上升沿略微早于第三个控制信号， 第二个控制信号的下降沿略微晚于第三个控制信号；第一个控制信号是第二个控制信号的 略微延迟信号；第四个控制信号是第一个控制信号的反相信号并带有略微的延迟。
全文摘要
本发明提出了一种基于差分结构的快速抗干扰电流采样电路，包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生出两个不同的电压给采样主体电路中的共栅极晶体管，差分采样的主体电路输出信号即是控制整个环路或者过流保护电路的抗干扰采样信号。本发明可以有效滤除电源自身或者多路DC-DC开关动作时带来的干扰，这种抗干扰的结构不仅可以用于过流保护电路实现精确的控制，还可以应用到电流模式的DC-DC环路中实现稳定的环路控制。
文档编号G01R19/00GK101976949SQ20101052331
公开日2011年2月16日 申请日期2010年10月28日 优先权日2010年10月28日
发明者刘权锋, 王红义, 罗冬哲, 马彦昭 申请人:西安交通大学