专利名称：用于检测集成电路芯片的衬底变薄的器件的制作方法
技术领域：
本发明涉及保护集成电路芯片免受激光攻击。本发明更具体地涉及检测在进行激 光攻击之前进行的芯片衬底变薄。
背景技术：
图1是包括半导体支撑衬底3的集成电路芯片1的简化横截面图，半导体支撑衬 底3在其上部中包括电子部件(未示出)形成于其中的有源层5。衬底3当前由绝缘层的 层叠7覆盖。传导互连迹线9形成于绝缘层之间。一般依次存在若干个互连层，例如在所 示示例中为Ml至M3这三个。传导通路(未示出)穿越绝缘层将传导迹线相互连接、将传 导迹线连接到芯片的输入_输出芯片端子11和有源区5的部件，由此形成电路互连。在安全器件如支付卡中，有源区5的一些区域能够处理和/或存储关键数据，例如 加密密钥。这样的器件可能遭受以获得受保护的保密数据为目的的欺诈操控。在已知的攻击之中，所谓的“故障攻击(fault attacks)”包括故意干扰芯片的操 作并且分析干扰对其行为的影响。攻击者尤其关心干扰对数据如输出信号、功率消耗或者 响应时间的影响。他可能通过统计研究或者其它手段据此推断关键数据，比如所用的算法， 还可能是加密密钥。为了故意在芯片的电路中造成故障，一种攻击模式包括用激光束轰击 芯片的区域。因此有可能将故障注入到某些存储器单元中和/或更改某些部件的操作。应 当注意，在激光攻击中芯片应当是带电的。图2是图1的芯片1的简化横截面图，示出了衬底3变薄的预备步骤，这是进行激 光攻击所必需的。为了使激光束能够到达有源区5的部件，攻击者需要去除支撑衬底3的部 分厚度。例如，由180μπι厚的衬底形成的芯片，其厚度在激光攻击之前减少150μπι量级。为了保证防范窜改，一般在安全芯片中提供耦合到保护电路的攻击检测器件。当 检测到攻击时，保护电路实施关键数据的保护、转移或者破坏措施。例如，可以将保护电路 设置为在检测到攻击时中断芯片的电源或者复位，以减少攻击者可以用于研究芯片对扰动 的响应的时间。攻击检测方案可以是逻辑上的。所述攻击检测方案例如包括将完整性测试定期引 入到运算中，所述完整性测试能够保证未从外界修改数据。这样的方案的弊端在于引入额 外的运算步骤、因此增加芯片响应时间。另外，完整性测试不能检测由攻击者造成的所有干 扰。因此攻击者具有可能使他能够获取关键数据的余地。其它所谓的物理攻击检测方案特别包括对温度变化、紫外线射线或者X射线灵敏 的传感器，使得能够检测可疑活动。像逻辑方案一样，这样的方案并不完全可靠。实际上， 攻击者在攻击被检测到之前具有他能够获得关键数据的余地。此外，这样的方案是昂贵的 且难以实施。

发明内容
因此，本发明实施例的目的在于提供一种克服现有技术方案的至少一些弊端的用于检测激光攻击的器件。本发明实施例的目的在于提供一种能够在攻击者能够分析芯片对激光干扰的响 应之前检测攻击的器件。本发明实施例的目的在于检测在执行激光攻击之前进行的芯片支撑衬底变薄。本发明实施例的目的在于提供一种易于用常见制造方法实施的低成本的方案。因此，本发明的实施例提供了一种用于检测集成电路芯片的衬底变薄的器件，该 器件在所述衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器，其中所述桥的第一 相对电阻器沿着第一方向定向；所述桥的第二相对电阻器沿着第二方向定向；并且所述第 一方向和第二方向使得所述衬底的变薄造成桥的失衡值的变化。根据本发明的一个实施例，所述衬底的主表面在所述衬底的晶体结构的面
中。根据本发明的一个实施例所述扩散电阻器形成于第一传导类型的衬底区域中； 以及所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)。根据本发明的一个实施例所述第一相对电阻器形成于第一传导类型的衬底区域 中；所述第二相对电阻器形成于第二传导类型的衬底区域中；并且所述第一方向和第二方 向分别对应于所述衬底的晶体结构的方向(100)和(010)。根据本发明的一个实施例所述第一相对电阻器形成于第一传导类型的衬底区域 中；所述第二相对电阻器形成于第二传导类型的衬底区域中；并且所述第一方向和第二方 向平行于所述衬底的晶体结构的方向(110)。根据本发明的一个实施例所述扩散电阻器形成于P型掺杂的衬底区域中；所述 第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第 二相对电阻器各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。根据本发明的一个实施例所述扩散电阻器形成于N型掺杂的衬底区域中；所述 第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第 一相对电阻器各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。本发明的另一个实施例提供了一种用于检测集成电路的衬底变薄的电路，该电路 包括至少一个根据任一上述实施例的用于检测衬底变薄的器件；用于测量该器件的失衡 的装置。根据本发明的一个实施例，至少一个比较器比较所述至少一个器件的失衡值与阈 值，所述检测电路的输出状态基于该比较器的输出值。将结合附图在具体实施例的以下非限制性描述中详细讨论本发明的前述目的、特 征和优点。


前述图1是集成电路芯片部分的简化横截面图；前述图2是图1的芯片部分在其衬底变薄之后的简化横截面图；图3示出了惠斯顿桥的电路图；图4A至图4C是示出了电阻器一个实施例的简化俯视图和横截面图；图5至图7是用于检测芯片的衬底变薄的器件的三个实施例的简化俯视图8A至图8C是示出了电阻器一个实施例的简化俯视图和横截面图；以及图9是示出了用于检测芯片的衬底变薄的器件的另一实施例的简化俯视图。
具体实施例方式为求清楚，在不同的附图中用相同的标号表示相同的元件，另外如集成电路的表 示中常见的那样，各种横截面图和俯视图未按比例绘制。图3示出了由例如具有相同值R的四个电阻器形成的惠斯顿桥的电路图。向桥在 节点A与B之间的第一对角线施加第一电压VIN。失衡电压Vtm可以出现在电桥的节点C与 D之间的第二对角线两端。正常情况下，惠斯顿桥是平衡的，并且不管Vin的值和可能的温度变化如何，输出 电压Vqut都约为OV。图4A是示意性地示出了扩散电阻器的一个实施例的俯视图。图4B和图4C是图 4A沿着轴B-B和C-C的横截面图。N型掺杂区21形成于轻掺杂的P型半导体衬底的区域 23的上部中。在俯视图中，掺杂区21具有矩形条的形状。氧化物区域25布置于掺杂区21 的外围以界定该电阻器。传导焊盘27布置成与电阻区21的末端接触。所有上述传导类型 可以相反。通常由硅制成的半导体衬底具有压阻特性，也就是说，其传导性根据其受到的机 械应力而变化。现在，先于激光攻击的衬底变薄改变在芯片的有源层中施加的应力。因而， 电阻值可能在衬底变薄时变化。因此，为了检测厚度变化，这里提供检测电阻变化。图5是用于检测芯片衬底变薄的器件的一个实施例的简化俯视图。形成于有源芯 片区中的该器件包括由具有相同值R的四个电阻器31、33、35、37形成的惠斯顿桥。如参照 图4A至图4C所描述的那样，电阻器31、33、35、37为形成于P型半导体衬底中的扩散电阻 器。这里考虑主表面在晶面W01](即与晶向(001)正交的面)中的单晶硅衬底。相对电 阻器31和33相互平行并且在米勒符号表示中沿着方向(100)定向。相对电阻器35和37 相互平行并且沿着方向(110)定向。电阻器31、33、35、37因此布置于同一面W01]中，方 向(100)和(110)形成45°角。当衬底变薄以准备激光攻击时，有源区中的应力变化可能不同地影响沿着不同方 向定向的电阻器。沿着轴(100)定向的电阻器31和33保持基本上不变。然而，沿着轴 (110)的电阻器35和37经历明显变化。因此，衬底的变薄造成桥的失衡值的变化。作为例 子，桥的输出电压Vott在从180 μ m的衬底去除150 μ m时按因子4变化(例如从20mV变到 80mV)。如果四个电阻器沿着相同方向定向，则在衬底变薄的情况下，衬底中的应力变化 会基本上以相同的方式影响所有电阻器。惠斯顿桥的失衡值会因此保持不变。如果电阻器形成于主表面也在面W01]中的半导体N型衬底中，则沿着方向(110) 定向的电阻器会在衬底变薄的情况下保持基本上不变。然而，沿着方向(100)定向的电阻 器会经历明显变化。因此，桥的失衡值会对衬底的变薄敏感。本发明的至少一个实施例还提供了用于测量惠斯顿桥的失衡值的装置(未示 出)。根据一个实施例，测量装置包括将输出电压Vqut分别与正阈值如50mV和负阈值 如-50mV比较的比较器。当桥失衡超过阈值时，衬底变薄检测电路的输出改变，因此例如停止芯片操作。可以例如选择在每次启动芯片时定期地或者在向芯片供电时持续地执行失衡 电压测量。图6是用于检测芯片衬底变薄的器件的替选实施例的简化俯视图。形成于有源芯 片区中的该器件包括由具有相同值R的四个电阻器41、43、45、47形成的惠斯顿桥。电阻器 41、43、45、47为如参照图4A至图4C所述形成于衬底中的扩散电阻器，该衬底的主表面形 成于面W01]中。相对电阻器41和43形成于衬底的轻掺杂N型区域中。电阻器41和43 在米勒符号表示中沿着方向(100)定向。相对电阻器45和47形成于轻掺杂P型衬底区域 中。电阻器45和47沿着方向(010)定向。当衬底变薄以准备激光攻击时，沿着方向(100)定向的电阻器41和43经历明显 变化。然而，沿着方向(010)定向的电阻器45和47保持基本上不变。因此，衬底的变薄造 成桥失衡值的变化。图7是用于检测芯片衬底变薄的器件的替选实施例的简化俯视图。形成于有源芯 片区中的该器件包括由具有相同值R的四个电阻器51、53、55、57形成的惠斯顿桥。电阻器 51、53、55、57为如参照图4A至图4C所述形成于衬底中的扩散电阻器，该衬底的主表面在面 W01]中。相对电阻器51和53形成于轻掺杂N型衬底区域中。相对电阻器55和57形成 于轻掺杂P型衬底区域中。电阻器51、53、55和57沿着方向(010)定向。当衬底变薄以准备激光攻击时，电阻器51和53经历明显变化。然而，电阻器55 和57保持基本上不变。因此，衬底的变薄造成桥的失衡值的变化。当然，本发明不限于参照图5至图7所述的配置。本领域技术人员能够通过使惠斯 顿桥电阻器不同地定向来实施所希望的操作。然而，为了获得良好的检测性能，桥应当具有 对衬底变薄所产生的应力变化的良好敏感性。一般而言，桥的第一相对电阻器应当对衬底 变薄造成的应力变化特别敏感。然而，桥的第二相对电阻器应当在衬底变薄时保持基本上 不变。发明人确定上述配置对于W01]硅衬底表现出最佳的检测性能。当然，如果衬底的 主表面不在面W01]中，则可选择根据变薄可能产生的应力提供最大可变性的其它定向。图8A是示意性地表示形成于芯片的有源层中的扩散电阻器的一个实施例的俯视 图。图8B和图8C是图8A的电阻器沿着轴B-B和C-C的横截面图。图8A至图8C的电阻 器类似于图4A至图4C的电阻器。该电阻器还包括绝缘区域25的表面上的多晶硅层61。 层61对应于在绝缘区域25上维持在集成电路的其它位置处形成MOS晶体管的绝缘栅极的 绝缘多晶硅层的一部分。另外，可以维持保护氮化物层63以覆盖除了传导焊盘27之外的 整个电阻器。图9是用于检测芯片衬底变薄的器件的简化俯视图。该器件包括形成于主表面在 面W01]中的P型半导体衬底中的由具有相同值R的四个电阻器71、73、75、77形成的惠斯 顿桥。相反电阻器71和73为如参照图4A至图4C所述形成的扩散电阻器。相反电阻器75 和77为如参照图8A至图8C所述形成的、绝缘区域由多晶硅覆盖的扩散电阻器。电阻器71 和73沿着方向(100)定向。电阻器75和77沿着方向(110)定向。这样的器件相对于参照图5所描述的器件具有提高的衬底变薄检测性能。实际 上，存在于电阻器75和77中的多晶硅层和氮化物层放大了这些电阻器对有源区中的应力 变化的敏感性。使用惠斯顿桥作为变薄检测元件的优点在于失衡值Vott独立于电路温度这一事实。实际上，虽然电阻值可能随温度变化，但是经历的漂移至少在所有电阻器具有相同的掺 杂类型的情况下对于同一桥的所有电阻器而言是相同的。因此，平衡保持不变。根据本发明的一个实施例的优点，提供的方案与常见的制造方法兼容并且无需额 外的制造步骤。已经描述了本发明的具体实施例。本领域技术人员能够想到各种变型和修改。具 体而言，本说明书提及一种用于检测芯片衬底变薄的电路，该电路包括惠斯顿桥和用于检 测该桥的失衡的装置。本领域技术人员还能够形成包括多个惠斯顿桥的检测电路。另外， 无论其中形成惠斯顿桥电阻器的半导体衬底的传导类型是什么，本领域技术人员都能够实 施所希望的操作。另外，本发明不限于本说明书中所讨论的桥失衡检测装置。无论所使用 的惠斯顿桥失衡测量装置如何，本领域技术人员都能够实施所希望的操作。另外，本说明书 提及由具有相同值的四个电阻器形成的惠斯顿桥。本领域技术人员能够通过使用其中电阻 器并非都具有相同值的通常平衡的惠斯顿桥来实施所希望的操作。
权利要求
一种用于检测集成电路芯片(1)的衬底(3)变薄的器件，在所述衬底的有源区(5)中包括连接为惠斯顿桥的条形扩散电阻器(31，33，35，37)，其中所述桥的第一相对电阻器(31，33)沿着第一方向定向；所述桥的第二相对电阻器(35，37)沿着第二方向定向；以及所述第一方向和第二方向使得所述衬底的变薄造成所述桥的失衡值(VOUT)的变化。
2.根据权利要求1所述的用于检测集成电路芯片的衬底变薄的器件，其中，所述衬底 的主表面在所述衬底的晶体结构的面W01]中。
3.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中 所述扩散电阻器(31，33，35，37)形成于第一传导类型的衬底区域中；以及所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)。
4.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中 所述第一相对电阻器(41，43)形成于第一传导类型的衬底区域中； 所述第二相对电阻器(45，47)形成于第二传导类型的衬底区域中；以及所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(010)。
5.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中 所述第一相对电阻器(51，53)形成于第一传导类型的衬底区域中； 所述第二相对电阻器(55，57)形成于第二传导类型的衬底区域中；以及 所述第一方向和第二方向平行于所述衬底的晶体结构的方向(110)。
6.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中 所述扩散电阻器(71，73，75，77)形成于P型掺杂的衬底区域中；所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第二相对电阻器(75，77)各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由 保护氮化物层覆盖。
7.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中 所述扩散电阻器(71，73，75，77)形成于N型掺杂的衬底区域中；所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第一相对电阻器(71，73)各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由 保护氮化物层覆盖。
8.一种用于检测集成电路芯片的衬底变薄的电路，包括 至少一个根据权利要求1所述的用于检测衬底变薄的器件； 用于测量所述至少一个器件的失衡的装置。
9.根据权利要求8所述的用于检测集成电路芯片的衬底变薄的电路，其中，至少一个 比较器比较所述至少一个器件的失衡值与阈值，所述检测电路的输出状态基于所述至少一 个比较器的输出值。
全文摘要
一种用于检测集成电路芯片的衬底变薄的器件，在衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器，其中所述桥的第一相对电阻器沿着第一方向定位；所述桥的第二相对电阻器沿着第二方向定位；以及所述第一方向和第二方向使得衬底的变薄造成所述桥的失衡值的变化。
文档编号G01B7/06GK101924097SQ20101019920
公开日2010年12月22日 申请日期2010年6月9日 优先权日2009年6月15日
发明者克里斯琴·里韦罗, 帕斯卡·福尔纳拉 申请人:意法半导体(鲁塞)公司