专利名称：基于三维芯片的扫描测试方法
技术领域：
本发明涉及三维集成电路测试，特别涉及一种基于三维芯片的扫描测试方法。
背景技术：
随着CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺开发的不断发展，继续等比例缩小的局限越发明显，因此设计者开始越来越多地转向多芯片封装，而不是继续依赖在单一芯片上集成更多的器件来提高性能。叠层芯片封装技术，简称三维封装，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。通过层与层之间的穿透娃通孔(TSV, Through Si via)的连接，三维集成电路可以很好的解决二维集成电路上越来越突出的延迟问题。三维封装的方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，并且很大程度上的减少了芯片的功耗和延时。在设计阶段导入三维集成电路的概念，可以将一个完整、复杂的芯片，拆分成若干子功效芯片，在不同层实现，既增强了芯片功能，又避免了相关的成本、设计复杂度增加等问题。此外，采用三维封装方式还可以降低功耗。但是，三维芯片设计和制造流程复杂，其中测试方法和热问题是最大的两个问题。由于在三维芯片绑定前还需要对其测试，所以三维芯片测试问题必须解决。另一方面，由于在二维芯片这一问题就已经存在，三维芯片更是以其高互连密度使内热问题日趋严重。随着COMS技术的进一步发展，微电子设计中的功率密度与日俱增。例如，在100纳米技术的节点中一个高性能微处理器的功率密度已经达到了 50W/cm2，并且当技术发展到50纳米以下的时候，功率密度会迅速变到100W/cm2。近几年微处理器的功率密度增长迅速，并且上述趋势将会持续下去，从而会导致芯片上的温度迅速增加。更进一步的说，芯片上的热点(hotspot)通常的功率密度会比其他的地方要高出许多，使得热点的温度也就比其他地方要高出许多了。由于微处理器消耗的能量都转换成了热能，相应的热密度会呈现指数级的增长，这样也会导致可靠性急剧下降，制造成本也显著上升。在任何一个功率耗散层次上，产生的热必须从芯片的表面迅速移走。现有的冷却办法花费昂贵。特别对于高性能的微处理器，冷却费用相当高，并必将会威胁到计算机工业部署新系统的能力。

发明内容
本发明的目的旨在至少解决上述技术缺陷之一。为达到上述目的，本发明的实施例提出一种基于三维芯片的扫描测试方法，包括如下步骤建立用于三维芯片的扫描森林结构，其中，所述扫描森林结构包括多个扫描输入端和对应的多个扫描树结构，每个所述扫描树结构包括多个扫描链，且每个所述扫描链中 的任两个扫描触发器不具有相同的后继；
生成测试集和测试周期，并将所述测试集划分为多个测试向量子集；对所述多个测试向量子集进行排序并将所述多个测试向量子集中的测试向量分布在所述测试周期中；获取所述测试向量子集的当前热点分布；根据所述扫描树结构，对所述测试向量子集按照芯片的热点温度升高值最小化进行排序以生成测试向量策略；根据所述测试向量策略获取排序后的测试向量子集中的热点温度升高值未超过预设温度阈值的向量子集，生成被选测试集；以及将所述被选测试集应用所述扫描树结构，并更新所述被选测试集的热点分布。
根据本发明实施例的基于三维芯片的扫描测试方法，可以有效的降低测试时间，同时可以压缩测试激励数据和测试响应。此外，在降低温度方面，扫描树结构也有很好的表现。由于在三维芯片中的热点经常会影响性能和可靠性，本发明提供的测试向量排序策略，避免测试向量可能会影响温度分布不均，有效的降低了三维芯片的温度。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。


本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图I为根据本发明一个实施例的基于三维芯片的扫描测试方法的流程图；图2为根据本发明另一个实施例的基于三维芯片的扫描测试方法的流程图；图3(a)为具有三个硅通孔的扫描结构示意图；图3(b)为具有两个硅通孔的扫描结构示意图；图4为根据本发明实施例的绑定后测试的扫描结构示意图；图5为根据本发明实施例的绑定前测试策略的示意图；以及图6为根据本发明实施例的绑定前扫描测试的扫描结构示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。本发明实施例提出一种三维芯片的扫描测试方法，建立一种新颖的扫描树结构，充分考虑了硅通孔(TSVs)互连的代价，可以有效地降低测试时间，并且达到压缩测试激励数据和测试响应。本发明实施例提供的三维芯片的扫描测试方法可以应用于绑定前测试和绑定后测试。
如图I所示，本发明实施例的三维芯片的扫描测试方法，包括如下步骤SlOl，对三维芯片的电路进行划分。S102，将电路划分为多个子电路。S103，电路布局。S104，建立路由驱动扫描结构。S105，利用ATPG产生器对划分得到的多个子电路产生自动测试码。S106，初始温度分析。

S107，判断测试集是否为空，如果是，则执行S508，否则执行S511。S108，返回最终温度，然后执行S509。S109，结束。SI 10，对测试向量进行排序。S111，根据排序结果，选择测试向量Ti中的测试向量子集。SI 12，运行选定的测试向量。S113，将i+1赋予i，即在对当前测试向量Ti选定的子集运行完成后，选择下一个测试向量。SI 14，判断i是否等于k，如果是则执行S515，否则执行S511。S115，应用选定的测试向量，并另i等于O。SI 16，进行功耗分析。S117，进行温度分析，并在温度分析完成后，返回执行S507以更新芯片的热点分布。下面参考图2至图6对本发明实施例的基于三维芯片的扫描测试方法进行详细描述。步骤S201，建立用于三维芯片的扫描森林结构。扫描森林结构包括多个扫描输入端和对应的多个扫描树结构，每个扫描树结构包括多个扫描链，且每个扫描链中的任两个扫描触发器不具有相同的后继。建立扫描森林结构，包括如下步骤首先，利用电路分割工具hMETIS(超图分割算法)，将一个大电路分割成多个子电路，每个子电路作为扫描森林结构的一层，即作为三维芯片的一层。然后设置扫描森林结构的扫描输入端C、扫描森林结构的深度D和扫描树结构的数量T并建立扫描树结构。其中，扫描输入端口用于驱动多条扫描链，每条扫描链上设置有多个扫描触发器，每条扫描链上的扫描触发器位于扫描树结构的同一层。建立扫描树结构，包括如下步骤设置扫描树结构的级别和层次，其中，每层扫描树结构包括多个级别的扫描触发器；对扫描树结构的每一级设置扫描触发器，其中，相邻级别的扫描触发器对应相连，且相邻层的扫描触发器通过硅通孔相连。并且，如果两个扫描触发器没有相同的组合后继，则将上述两个扫描触发器分配到同一组。下面对扫描触发器的选取依据进行说明。在建立扫描树时，按照距离扫描输入端口最小的距离选取扫描触发器fu，fi,2，...，fi,。，其中，扫描触发器ful，flj2,, fi,。在电路的组合模块中应当没有共同的后继。扫描触发器fi.pfu，...，4。既可以被放置在三维芯片当中相同的层又可以被放置在不同的层。将第一次选取的扫描触发器作为第一级，在本发明的一个实施例中，扫描树结构的第一级的扫描触发器为距离扫描输入端口距离最近的扫描触发器。依次类推，第二级的扫描触发器为f2，l，f2，2，. . .，f2，c，并且，第二级的扫描触发器与第一级的扫描触发器分别相连。通过这种方式选取的扫描触发器可以使得扫描触发器对(fl，l，f2，l)，(fl，2，f2，2)，. . .，(fl，c，f2，c)加起来的长度最小。当建立满足深度D的扫描树建立后，该棵扫描树的建立过程结束。
类似的，可以采用上述策略实现对其余T-I棵扫描树的建立。在本发明的一个实施例中，硅通孔长度可以为通常的一对扫描触发器长度的数倍，从而降低扫描树中硅通孔的数量。具体地，扫描输入端口 C可以直接驱动所有的扫描链。其中，扫描输入端口可以通过初始扫描触发器的组数来决定，并且组的大小可以通过扫描触发器的总数和扫描触发器的组数决定。 当一组中的扫描触发器的数量很多时，利用上述扫描触发器建立一棵扫描树。令C = C1 C2，其中，C1为扫描输入端口驱动扫描触发器，C2为扫描触发器C1在第三级驱动的扫描触发器，最后由每个第三级的扫描触发器再驱动一条扫描链。从而，可以有效地降低路由开销。通过将任意一对子电路之间的连接数据最小化可以导致通孔数据的最小化，从而可以降低硅通孔的数目，并且上述建立的扫描森林结构既可以应用在三维芯片的绑定前测试，也可以应用在绑定后测试。利用上述扫描森林结构进行测试，可以有效地降低测试时间，同时可以压缩测试数据。
图3(a)和图3(b)分别示出了两种扫描结构。如图3(a)所示，三维芯片包括三层结构，其中，扫描信号同时直接驱动三条扫描链。从图3(a)中可以看出，上述三条扫描链组成一棵扫描树，并且该扫描树的深度为7。扫描信号直接连接扫描触发器v2，I和vl，1，并通过硅通孔连接到另外一层的扫描触发器v3，I。扫描链为(vl，lv2，lv3，l)。在本发明的一个实施例中，扫描触发器vl，l、v2，I和v3，I在电路中没有相同的后继。如图3(a)所示，硅通孔包括两个，分别为Tl和T2，其中，位于第一层的硅通孔T2驱动扫描树中的三条扫描链，扫描信号驱动第二条扫描链(v2，l，v2,2, v2,3, v2,4, v2,5,v2,6,v2,7),娃通孑L Tl 驱动位于第三层的触发器 ￥1,1,￥1,2,￥1,3,￥1,4,￥1,5,￥1,6和￥1，
7。其中，vl，i，v2，i和v3，i在电路中都不能有相同的后继，i G {1，2，3，4，5，6，7}。图3(b)示出的扫描结构中，所有的扫描触发器均连接在一条单扫描链上，这种扫描结构需要3个硅通孔，相比图3(a)中的两个硅通孔，硅通孔数量需要更多。因此，可以看出本发明实施例的扫描结构(图3(a)所示)采用多级分配的方式，利用多个扫描输入端分别驱动多条扫描链，从而减少硅通孔数量。并且由于扫描树结构将扫描触发器进行分组，有效的减小扫描链的长度，从而降低路由开销，有效降低测试时间，降低扫描时钟周期，从而降低三维芯片的温度并压缩测试激励数据
步骤S202，生成测试集和测试周期，并将测试集划分为多个测试向量子集。首先生成测试集T2以及排序策略的k个测试周期，将测试集T2分为多个测试向量子集。设初始被选测试集V为空集。在本发明的一个实施例中，测试周期k由CPU时间和热分析精确度决定。在本发明的一个实施例中，当建立完成扫描树后，运行温度分析器获取电路的初始温度。在本发明一个示例中，温度分析器可以为ISAC2。判断测试集T2是否为空，如果测试集T2不为空，则执行下述步骤，否则结束。步骤S203，对多个测试向量子集进行排序并将多个测试向量子集中的测试向量分 别在测试周期中。步骤S204，获取测试向量集的当前热点分布。步骤S205，根据扫描树结构，对测试向量集中的每一个向量子集按照芯片的热点温度升高值最小化进行排序以生成测试向量策略。在每个测试周期中，选取测试集T2的一个测试测试向量子集。其中，测试向量子集被选的依据为不会使三维芯片上的热点温度继续升高上去，每一个测试周期之后电路的温度信息都会更新，同时另外一组也会按同样的选择依据被选择。因此，每一个测试周期并不需要提供很多测试向量子集中的测试向量。同时，每个测试周期的测试向量子集中的测试向量的数量也不能太小，不然会使得CPU时间升高很多。当所有向量都被选择之后，则整个过程结束。对多个测试向量子集进行排序，测试向量排序策略可以避免热点的温度变得越来越闻。在本发明的一个实施例中，测试向量策略包括绑定前测试策略和绑定后测试策略。步骤S206，根据测试向量策略获取排序后的测试向量集中的热点温度升高值未超过预设温度阈值的向量子集，生成被选测试集。下面对获取被选测试集的步骤进行描述，Al :令Pin'⑴，Pou/⑴，PJ⑴分别为扫描输入、扫描输出和捕获周的能量功耗。P(i) = Pi/ (^+P0J ⑴+Pca'⑴ 10(I)A2 :生成电路的测试集T2，通过运行温度分析器来得到电路的初始温度。设排序策略的周期为k。初始被选测试集V为空集。A3 :如果T2不为空，则执行步骤A4) -A8，否则结束整个过程。A4 :根据公式(I)，同时在测试按照最不能使电路上的热点温度升高的阈值选取测测试向量子集|T2|/k。A5 :如果没有测试向量子集达到步骤A4中的超过了所给的阈值|T2|/k，则将被选中的测试向量添加进被选测试集V中。A6 :将被选测试集V应用到扫描树电路中。A7 :再次运行温度分析器得到最新的热点分布。A8 :返回步骤A3进行判定。
本发明分别针对扫描链和扫描树结构生成了测试向量集Tl和T2。在扫描树结构中，令被同一个扫描输入端驱动的扫描链个数为g，其中扫描链个数g可以影响测试激励数据压缩的性能。测试时间TAP可以根据下述公式⑵算出TAP = (di+1) vec+ ((I1-I)(2)其中，Cl1为扫描树的深度，Cl1代表完全溢出测试响应的周期数，vec为测试向量的数目。每个测试向量需要一个捕获周期。测试开销应该由测试仪(ATE)时间决定而不是时钟周期数决定。通常，设f和为两个测试频率。其中，f为捕获周期的频率，fi为移位周期的频率。ATE时间可以根据以下公式估算
^. ,1 d'、 d, — \TA = WC *(y + y) +(3)
',I d d —\TA = vec -(y + y) + ——⑷
/1 /1 /1在公式(3)和⑷中，vec为多扫描树的测试向量数目，vec为多扫描链的测试向量数，d和Cl1分别为扫描链和扫描树的深度，TA和TA'分别为扫描链和扫描树的ATE时间。设测试响应压缩的输出数目为#out，扫描树的深度为d。三维芯片的测试响应数据量可以根据以下公式估算TRV = vec ((I1 #out+#P0)(5)TRV' = vec' (d #out+#P0)(6)在公式(6)中，TRV'表示多扫描链的测试响应数据量，#0机和# 0分别是扫描链的数目和主要输出端口的数目。下面结合图4对绑定后测试的扫描结构进行描述。如图4所示，三维芯片分为两层，包括上层(top layer)和下层(bottom layer)。在三维芯片中包含k棵扫描树。其中，RC为测试响应压缩器(test response compactor),用于最后压缩测试数据。RC也是针对结构分析和不可测的错误而建立的。令(vl,v2,. . . , vd)和(vl，，v2，， , vd，)为两条扫描链(scan chain),并允许被不同的扫描信号驱动。扫描输出端口可以与异或(XOR)门连接。两条不同层的扫描链可以被同一个XOR门连接。从图4中可以看出，绑定后测试的扫描结构，三维芯片在绑定后是通过硅通孔TSV相连接的，整个电路虽然是三维的，但是芯片的层间可以通过TSV进行互连，于是针对整个电路去构造扫描树的话，就会有一颗扫描树分布在多层上，即有的扫描链既有上层的部分，又有下层的部分，所有绑定后是从整个电路的整体构造扫描树。BI :获取扫描树结构中每一层的测试向量集的被选测试子集，首先生成电路的测试集T2并设置排序策略的测试周期为k。初始被选测试集V为空集。如果T2不为空，则继续执行后续步骤，否则结束整个过程。获取扫描树结构的扫描输入功耗、扫描输出功耗和捕获周功耗，将测试向量子集中的向量分布在测试周期k中，并根据扫描输入功耗、扫描输出功耗和捕获周功耗获取芯片测试功耗。
然后根据芯片测试功耗设置第二预设温度阈值，即根据公式(I)，同时在测试按照最不能使电路上的热点温度升高的标准选取I T2 I /k。
对扫描树结构中每一层的测试向量集中的每一个测试向量按照芯片的热点温度升高最小化进行排序。根据测试周期以及将排序后的测试向量集中的热点温度升高值未超过第二预设温度阈值的向量生成被选测试子集。换言之，如果没有测试向量子集超过第二预设温度阈值，则将被选中的测试向量添加进被选测试集V中。B2 :将多个被选测试子集进行合并以生成第二被选测试集。下面结合图5和图6对绑定前测试的扫描结构进行描述。如图5所示，S501，对三维芯片的电路进行划分。S502，将电路划分为多个子电路。S503，电路布局。S504，建立路由驱动扫描结构。S505，利用ATPG产生器对划分得到的多个子电路产生自动测试码。S506，初始温度分析。S507，判断测试集是否为空，如果是，则执行S508，否则执行S511。S508，返回最终温度，然后执行S509。S509，结束。S510，对测试向量进行排序。S511，根据排序结果，选择测试向量Ti中的测试向量子集。S512，运行选定的测试向量。S513，将i+1赋予i，即在对当前测试向量Ti选定的子集运行完成后，选择下一个测试向量。S514，判断i是否等于k，如果是则执行S515，否则执行S511。S515，应用选定的测试向量，并另i等于O。S516，进行功耗分析。S517，进行温度分析，并在温度分析完成后，返回执行S507以更新芯片的热点分布。每一层都需要建立一个路由驱动的扫描树。ATPG(Automatic Test PatternGeneration,自动测试图形向量生成)产生器会生成测试集Ti, I < i < m, m表示第m层。热驱动绑定前测试策略首先从Ti中选取|Ti I/k个测试向量。选取依据和绑定后测试策略的选取是一样的，即按照最不能使电路上的热点温度升高的顺序选。每一层被选取的测试向量会合并为一个测试向量。然后进行测试功率和温度分析，最后再次更新热点的位置，用于下一次选取的依据。绑定前测试的CPU时间比绑定后测试的CPU时间多。图6示出了了绑定前扫描测试的扫描结构。如图6所示，三维芯片分为两层，包括上层(top layer)和下层(bottom layer)。每一层都有各自的扫描树和测试响应压缩器(RC)。下层的组合逻辑是通过硅通孔(TSV)连接到上层的组合逻辑。绑定前测试扫描结构包括2k个扫描输入端驱动2k个扫描树。每一层的扫描树的扫描输出信号都连接各自的测试响应压缩器。
Cl :令k为测试周期数，|Tm|为所有子电路的测试集。其中，Ti为每一层的测试集。运行温度分析器，得到三维芯片初始温度。获取扫描树结构的扫描输入功耗、扫描输出功耗和捕获周功耗。将测试向量集中的向量分布在测试周期中，并根据扫描输入功耗、扫描输出功耗和捕获周功耗获取芯片测试功耗。针对每一层的测试集Ti，当Ti不为空的时候，执行下述步骤，否则整个策略结束。如果Ti不为空，则 依据和绑定后测试一样的方式，根据芯片测试功耗设置第一预设温度阈值即最小化热点温度身高的排序依据，选出测试向量|Ti |/k。对测试向量集中的每一个向量子集按照芯片的热点温度升高值最小化进行排序；将排序后的测试向量集中的热点温度升高值未超过第一预设温度阈值的向量子集生成第一被选测试集。C2 :合并每一层的|Ti|/k成为|Tm|/k，并将结果导入扫描树结构的芯片中测试。绑定前测试策略需要在每一层都建立扫描树和响应压缩器，并且需要先在每一层找到最优的向量再合并。步骤S207，将被选测试集应用所述扫描树结构，并更新被选测试集的热点分布。将被选测试集V应用到扫描树电路中，再次运行温度分析器得到最新的热点分布。然后重新根据公式(I)计算新的第一预设温度阈值或第二预设温度阈值进行判定，进而更新被选测试集的热点分布。本发明的测试策略可以将扫描树结构和测试向量排序策略结合在一起，用在三维芯片测试上，从而可以降低温度，同时压缩测试激励和测试响应数据，并降低测试的路由开销。根据本发明实施例的三维芯片的扫描测试方法，利用多个扫描输入端分别驱动多条扫描链，从而减少硅通孔数量。并且由于扫描树结构将扫描触发器进行分组，有效的减小扫描链的长度，可以有效的降低测试时间，同时可以压缩测试激励数据和测试响应。此外，在降低温度方面，扫描树结构也有很好的表现。由于在三维芯片中的热点经常会影响性能和可靠性，本发明实施例的三维芯片的扫描测试方法提供的测试向量排序策略，避免测试向量可能会影响温度分布不均，有效的降低了三维芯片的温度。通过实验结果，这种新颖的扫描树结构要比传统的扫描链结构在最高温度方面降低了 20%。如果在这种新颖的结构上应用测试排序策略，则三维芯片上最高温度可以降低超过30%。另外，本发明实施例的三维芯片的扫描测试方法在应用于绑定前测试时，不仅很好的运用了测试仪并行测试的功能，从而解决了绑定前测试时间长的问题，而且也可以使用本发明设计的扫描结构和排序策略。流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执 行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPR0M或闪速存储器)，光纤装置，以及便携式光盘只读存储器(⑶ROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。上述提到的存储介质可以是只读存储器，磁盘或光盘等。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种基于三维芯片的扫描测试方法，其特征在于，包括如下步骤 建立用于三维芯片的扫描森林结构，其中，所述扫描森林结构包括多个扫描输入端和对应的多个扫描树结构，每个所述扫描树结构包括多个扫描链，且每个所述扫描链中的任两个扫描触发器不具有相同的后继； 生成测试集和测试周期，并将所述测试集划分为多个测试向量子集； 对所述多个测试向量子集进行排序并将所述多个测试向量子集中的测试向量分布在所述测试周期中； 获取所述测试向量子集的当前热点分布； 根据所述扫描树结构，对所述测试向量子集按照芯片的热点温度升高值最小化进行排序以生成测试向量策略； 根据所述测试向量策略获取排序后的测试向量子集中的热点温度升高值未超过预设温度阈值的向量子集，生成被选测试集；以及 将所述被选测试集应用所述扫描树结构，并更新所述被选测试集的热点分布。
2.如权利要求I所述的扫描测试方法，其特征在于，所述建立扫描森林结构包括如下步骤 将电路划分为多个子电路，其中，每个子电路作为所述扫描森林结构的一层，设置所述扫描森林结构的扫描输入端、所述扫描森林结构的深度和所述扫描树结构的数量并建立所述扫描树结构。
3.如权利要求2所述的扫描测试方法，其特征在于，所述建立所述扫描树结构，包括如下步骤 设置所述扫描树结构的级别和层次，其中，每层扫描树结构包括多个级别的扫描触发器； 对所述扫描树结构的每一级设置扫描触发器，其中，相邻级别的扫描触发器对应相连，且相邻层的扫描触发器通过硅通孔相连。
4.如权利要求3所述的扫描测试方法，其特征在于，所述扫描输入端口用于驱动多条扫描链，其中，每条扫描链上设置有多个扫描触发器，其中，每条所述扫描链上的扫描触发器位于所述扫描树结构的同一层。
5.如权利要求4所述的扫描测试方法，其特征在于，所述扫描树结构的第一级的扫描触发器为距离所述扫描输入端口距离最近的扫描触发器。
6.如权利要求I所述的扫描测试方法，其特征在于，所述测试向量策略包括绑定前测试策略和绑定后测试策略。
7.如权利要求6所述的扫描测试方法，其特征在于，当所述测试向量策略为绑定前测试策略时， 获取所述扫描树结构的扫描输入功耗、扫描输出功耗和捕获周功耗，并设置测试周期； 将测试向量子集中的向量分布在所述测试周期中，并根据所述扫描输入功耗、扫描输出功耗和捕获周功耗获取芯片测试功耗； 根据所述芯片测试功耗设置第一预设温度阈值，并对所述测试向量集中的每一个向量子集按照芯片的热点温度升高值最小化进行排序；将排序后的测试向量子集中的热点温度升高值未超过所述第一预设温度阈值的向量子集生成第一被选测试集。
8.如权利要求6所述的扫描测试方法，其特征在于，当所述测试向量策略为绑定后测试策略时， 获取所述扫描树结构的扫描输入功耗、扫描输出功耗和捕获周功耗； 将测试向量子集中的向量分布在所述测试周期中，并根据所述扫描输入功耗、扫描输出功耗和捕获周功耗获取芯片测试功耗； 根据所述芯片测试功耗设置第二预设温度阈值，并对所述扫描树结构中每一层的测试向量集中的每一个测试向量按照芯片的热点温度升高最小化进行排序； 根据所述测试周期以及将排序后的测试向量集中的热点温度升高值未超过所述第二预设温度阈值的向量生成第二被选测试集。
9.如权利要求7或8所述的扫描测试方法，其特征在于，进一步包括如下步骤 根据所述芯片的中央处理器CPU运行时间和所述当前热点分布设置所述测试周期。
10.如权利要求I所述扫描测试方法，其特征在于，还包括如下步骤 利用温度分析器获取所述三维芯片的初始温度。
全文摘要
本发明提出一种基于三维芯片的扫描测试方法，包括如下步骤建立用于三维芯片的扫描森林结构；生成测试集和测试周期，并将测试集划分为多个测试向量子集；对多个测试向量子集进行排序并将多个测试向量子集中的测试向量分布在测试周期中；获取测试向量子集的当前热点分布；根据扫描树结构对测试向量子集按照芯片的热点温度升高值最小化进行排序以生成测试向量策略；根据测试向量策略获取排序后的测试向量子集中的热点温度升高值未超过预设温度阈值的向量子集，生成被选测试集；将被选测试集应用扫描树结构并更新被选测试集的热点分布。本发明可以有效的降低测试时间，同时可以压缩测试激励数据和测试响应。
文档编号G01R31/3185GK102654561SQ20121011305
公开日2012年9月5日 申请日期2012年4月17日 优先权日2012年4月17日
发明者向东, 神克乐 申请人:清华大学