专利名称：数字化光电探测器读出电路的制作方法
技术领域：
本发明涉及一种光电探测器焦平面阵列读出电路信号处理技术。特别是涉及一种消除了 模拟信号读出电路中的列固定模式噪声和列读出噪声，提高了读出信噪比的数字化光电探测 器读出电路。
背景技术：
光电探测器焦平面阵列由探测器阵列和读出电路组成。读出电路的作用是对红外探测器
输出的微弱信号进行积分，放大、去噪和并/串转换后传输给A/D进行模拟信号数字化转换。 读出电路的性能将直接影响红外焦平面的质量。随着红外焦平面阵列不断的增加，整个成像 系统集成度不断的提高，对读出电路的性能和尺寸也有了更高的要求。目前读出电路的设计 可以说已经成了红外焦平面技术进一步发展的瓶颈。
常用的焦平面阵列读出方式为外部时钟驱动的移位行寄存器控制的多路开关阵列对探 测器阵列进行扫描，将探测器阵列输出的行并行电流信号通过在列共用积分电容上积分转换 成离散的模拟电压信号。在移位列寄存器控制的时分复用多路模拟开关阵列的驱动下，对列 并行的离散模拟电压信号进行放大并转换成单端串出的模拟电压信号提供给噪声消除电路和 A/D进行数字化转换。
这种读出方式对探测器阵列读出信号的处理速度低。随着焦平面阵列的不断增大，探测 元数量的不断增多，对时分复用多路选择器和A/D转换的速度要求也越来越高，从而引起了 电路功耗和面积的增大以及实现上的困难。而且由于电路面积和供电电压的限制，读出的模 拟电压信号的动态范围不能有效地提高，限制了整个焦平面阵列的性能。另外，在CM0S工艺 中还存在KT/C噪声、1/f噪声和由M0S晶体管构成的大开关阵列造成的时钟渍通和沟道电荷注 入等模拟信号处理电路所固有的误差。
对于并行读出电路A/D转换器可以对探测器阵列中探测元的输出信号进行点对点的处理 ，即每个探测元需要一个A/D，具体的实现为采用像素级A/D进行数字化转换。像素级A/D转 换以后的数字信号传输可以大大降低噪声干扰，提高信号的处理速度，但是系统的面积和功耗将会很大。

发明内容
本发明所要解决的技术问题是，提供一种将光电探测器阵列输出的光电流信号读出、放 大后通过在电容上积分转换成模拟电压信号，采用数字编码技术把模拟信号转换为脉冲码， 然后变换为数字信号输出的数字化光电探测器读出电路。
本发明所采用的技术方案是 一种数字化光电探测器读出电路，有多个信号通道，具体 包括由多个单元电路构成的前端读出单元，与前端读出单元相连的列共用积分电路，与列 共用积分电路相连的高速高精度比较器，与高速高精度比较器相连的延迟控制单元，与延迟 控制单元相连的计数器，以及与计数器相连的输出缓冲级，输出缓冲级还连接列选寄存器， 所述的输出缓冲级构成输出端，所述的多个单元电路还分别连接行选寄存器，其中，每一个 信号通道包括一个单元电路。
每一个信号通道为光电流信号流入单元电路，单元电路的输出通过行选寄存器控制的 行选开关进入由电容和开关组成的列共用积分电路进行积分后，进入高速高精度比较器对积 分电压进行量化，量化后的信号经由延迟控制单元控制积分电容的积分复位操作并同时触发 计数器计数，曝光时间结束后计数器记录比较器状态反转次数，在列选择控制寄存器的控制 下，将高速高精度比较器的翻转次数输出至由缓冲器构成的输出级。
所述的单元电路采用自偏置宽摆幅反馈电流镜结构，由6个PM0S晶体管构成自偏置、宽 摆幅的PMOS cascode电流镜，由2个NM0S晶体管构成基本电流镜，该基本电流镜与自偏置、 宽摆幅的PMOS cascode电流镜相连构成反馈结构电流镜，其中，所述的PMOS cascode电流镜 与由第三NMOS管构成的行选开关相连。
所述的高速高精度比较器包括 一个对输入信号进行放大，提高比较器的分辨率，并把 输入信号与来自正反馈级的回扫噪声隔离开来，采用栅漏短接的PMOS管作为有源负载的差分 放大器组成的前置放大级； 一个用于分辨输入信号的差值，并实现比较器迟滞效应的带动态 锁存的正反馈级以及输出驱动级。
所述的计数器采用12个具有清零功能的边沿触发的D触发器交叉反馈互联构成，所述的D 触发器的时钟输入端为该计数器的输入端。
所述的D触发器，采用具有清零功能的传输门结构，其中，第二传输门、第一与非门和第二反相门依次连接构成一个主触发器；第四传输门分别与第二与非门和第一反相门连接构 成一个从触发器；所述的主触发器连接用于阻断和连接接收数据的第一传输门，所述的主触 发器和从触发器之间连接有第三传输门。
本发明的数字化光电探测器读出电路，由于采用脉冲频率编码的模拟/数字信号转换技 术，将模拟到数字转换的位置前提，有效减少了模拟信号处理电路，消除了模拟信号读出电 路中的列固定模式噪声和列读出噪声，提高了读出信噪比。
相对于传统的读出电路结构，读出信号的动态范围不再依赖于积分电容和电源电压，而 且具有可编程的多次曝光技术，所以这种数字化读出电路的动态范围比目前常用的模拟焦平 面阵列读出电路结构提高了近50%
大部分模块为数字信号处理电路，对电源电压没有特别要求，适用于低电源供电，低功 耗光电探测系统。
系统中除去了高速高精度A/D转换器，减小了电路功耗和面积，简化了设计复杂度，降 低了设计成本。
输出数据可以为并行数字信号，允许快速并行的后续处理，可实现高速图像摄取和实时 读取。


图l是本发明的整体框图2是本发明的单通道数据流示意图3是单通道数据流时序波形图4是前端读出阵列中单个单元电路的晶体管级结构图5是本发明所采用的高速、低功耗动态比较器的晶体管级结构图6是12位的计数器结构图7是用传输门实现的具有清零功能的边沿触发D触发器的晶体管级结构图8是缓冲器的晶体管级结构图。
具体实施例方式
下面结合实施例附图对本发明的数字化光电探测器读出电路做出详细说明。 如图1所示，本发明的数字化光电探测器读出电路，有多个信号通道，具体包括由多 个单元电路Z构成的前端读出单元B，与前端读出单元B相连的列共用积分电路C，与列共用积 分电路C相连的高速高精度比较器D，与高速高精度比较器D相连的延迟控制单元H，与延迟控制单元H相连的计数器E，以及与计数器E相连的输出缓冲级G，输出缓冲级G还连接列选寄存 器F，所述的输出缓冲级G构成输出端，所述的多个单元电路Z还分别连接行选寄存器A，其中 ，每一个信号通道包括一个单元电路Z。其中的前端读出单元B、列共用积分电路C、高速高 精度比较器D和计数器E分别代表不同的集成电路模块。
如图2所示，每一个信号通道为光电流信号I流入单元电路Z，单元电路Z的输出通过行 选寄存器A控制的行选开关Sl进入由电容Cint和开关S2组成的列共用积分电路C进行积分后， 进入高速高精度比较器D对积分电压进行量化，量化后的信号经由延迟控制单元(H)控制积 分电容的积分复位操作并同时触发计数器计数，曝光时间结束后计数器(E)记录比较器状 态反转次数，在列选择控制寄存器的控制下，将高速高精度比较器(D)的翻转次数输出至 由缓冲器构成的输出级(G)。通过高速高精度比较器的翻转次数就可以求得探测器输出的 光电流信号的强弱。行选开关S1是通过行选寄存器A发出的行选信号N来选择开关。图中S1、 S2和S3代表集成电路开关，W表示曝光时间控制信号。
曝光时间控制信号使开关S2的控制端与高速高精度比较器D后面的延迟控制单元H的输出 连接，实现自适应的积分复位操作。当曝光时间结束后，开关S2的控制端连接到高电平Vdd ，此时开关S2始终处于闭合状态，积分电容两端电压相等为零。
行选择信号为高电平时行选开关S1闭合，选中的单元电路Z与积分电容相连，光电流信 号通过单元电路Z的复制放大后在积分电容上积分，转换成模拟斜坡电压信号VnO。当VnO达 到或超过参考电压Vref时候，高速高精度比较器D的输出状态发生翻转。
图3是单通道数据流时序波形图，其中，
a:曝光时间控制信号；b:积分电容上电压波形；C:比较器的输出波形；d开关S2的控 制信号波形；e:曝光时间结束；f:下一个曝光时间开始。
如图4所示，所述的单元电路Z采用自偏置宽摆幅反馈电流镜结构，由6个PM0S晶体管Mpl Mp6构成自偏置、宽摆幅的PM0S cascode电流镜，由2个丽0S晶体管Mnl、 Mn2构成基本电流 镜，该基本电流镜与自偏置、宽摆幅的PMOS cascode电流镜相连构成反馈结构电流镜，其中 ，所述的PMOS cascode电流镜与由第三丽0S管Mn3构成的行选开关Sl相连。
图4所示的结构具有占用电路面积小、功耗低、探测器偏压稳定、注入效率高、结构简 单易于实现的特点。反馈结构由自偏置、宽摆幅PMOS cascode电流镜和NMOS电流镜构成。PM0S晶体管Mpl Mp6构成了自偏置、宽摆幅PMOS cascode电流镜。调节PM0S管Mp5禾隨p6的宽 长比可以放大读出的电流信号，提高读出信号的信噪比。丽OS晶体管Mnl和Mn2所构成的电流 镜用来组成所需要的反馈结构，从而提高探测器单元两端偏压的稳定性和提高光电流的注入 效率。图中Rd和Cd分别为光电探测器的等效电阻和等效电容，它们与电流源共同组成光电探 测器的等效电路。丽0S管Mn3为开关控制管，在行选择信号的控制下实现读出单元电路的逐 行选通。Cint为积分电容，在积分时间控制信号Int-ctr的控制下把上一级电路输出的电流 信号转换成离散模拟电压信号。
如图5所示，所述的高速高精度比较器D包括 一个对输入信号进行放大，提高比较器的 分辨率，并把输入信号与来自正反馈级的回扫噪声隔离开来，采用栅漏短接的PMOS管作为有 源负载的差分放大器组成的前置放大级； 一个用于分辨输入信号的差值，并实现比较器迟滞 效应的带动态锁存的正反馈级以及输出驱动级。所述的高速高精度比较器D是采用低功耗、 高速、高分辨率并具有噪声抑制功能的钟控迟滞比较器。前置放大级进行输入信号的放大， 提高该比较器的分辨率，并把输入信号与来自正反馈级的回扫噪声隔离开来，保证了电路性 能。正反馈级用于分辨输入信号的差值，并可在这一级实现比较器迟滞效应的设计有效抑制 输入信号上的噪声。采用两级推挽结构放大器作为输出缓冲级以提高比该较器的输出驱动能 力。高速高精度比较器D的工作状态由Latch信号来控制。当Latch信号为低时，M13和M14管 组成的开关电路处于关闭状态，该比较器正常工作。当Latch信号为高时，M13和M14管组成 的开关电路处于打开状态，该比较器输出被锁存到高电平。采用这种工作方式可以使电路在 不需要比较器时将其关闭，从而有效的降低电路功耗。
如图6所示，所述的计数器E采用12个具有清零功能的边沿触发的D触发器交叉反馈互联 构成，所述的D触发器的时钟输入端CP为该计数器的输入端，也就是经过延迟的高速高精度 比较器D的输出。图中每个方框代表一个上升沿触发的D触发器集成电路模块。CP为计数器输 入，Q0-Q11为计数器的输出，clr为清零信号。12位计数器采用12个具有清零功能的边沿触 发的D触发器交叉反馈互联实现，如图6所示。D触发器的时钟输入端CP为计数器的输入。
为了实现在保证电路功能和性能都满足系统要求的前提下，节省电路硬件资源。本发明 采用传输门来实现具有清零功能的D触发器。需要注意的是上升沿触发的D触发器对时钟信号 上升和下降时间的最大值都有一定的要求。
如图7所示，所述的D触发器，采用具有清零功能的传输门结构，其中，第二传输门T2、 第一与非门G1和第二反相门G4依次连接构成一个主触发器；第四传输门T4分别与第二与非门 G2和第一反相门G3连接构成一个从触发器；所述的主触发器连接用于阻断和连接接收数据的第一传输门T1，所述的主触发器和从触发器之间连接有第三传输门T3。
图中的Clr为清零信号，低电平有效。Clr为高电平，D触发器正常工作。当时钟信号clk 为低电平时，第一传输门T1和第四传输门T4关闭，第二传输门T2和第三传输门T3打开。在第 一与非门G1和第三传输门T3之间保存着上一个时钟脉冲上升沿锁存的数据，该数据被送到触 发器的输出端。当clk变为高电平时，第一传输门T1和第四传输门T4打开，第二传输门T2和 第三传输门T3关闭，第一与非门G1和第三传输门T3之间锁存新的数据。新的数据再一次被送 到触发器的输出端。
本发明的输出级G是由缓冲器构成，如图8所示，其中C-select为列选择信号(通过列寄 存器由外部提供)；In是缓冲器的输入信号，接计数器的输出，out为输出信号。 下面详细介绍一下本发明的数字化光电探测器读出电路的工作过程。
参考电压Vref为芯片外部提供的可调的直流电压量。单元电路曝光条件下，列共用积分 电路的积分电压从O开始线性增加，积分电压达到或大于参考电压Vref时，使高速高精度比较 器D的状态发生改变，触发计数器计数，同时经过延迟控制逻辑，使积分电容复位，准备开
始下一次的积分操作。规定的曝光时间段内计数器输出的数字码即为该时间段内比较器的反 转次数。光生电流较大时，电容上电量积累快，同样的时间间隔，比较器发生翻转的次数就 比较多。而光生电流较小的时候，电容上电量积累慢，积分电压的变化慢，相同时间内比较 器状态的反转次数也就比较少。这样，就可以通过测量规定曝光时间段内，比较器的反转次 数来达到测量光生电流强度的目的。曝光时间结束后，直到下一个曝光开始请求到来之前， 积分电容始终处于复位状态。
计数器输出和光生电流之间关系式的详细推导过程如下
设Tc^为比较器输出为低电平的时间间隔，在给定的时间段T内，比较器翻转了n次，则
nXT體=T (1) 积分电容上电压与光生电流之间又存在如下关系
Vint = Vref= TCOmxId/Cint (2) 由公式(1)和(2)可以求得光生电流和比较器翻转次数之间的关系如下 Id = nXVrefXCint / T (3) 其中，参考电压Vref，积分电容Cint和给定时间段T都是已知量。 从而实现了通过测量比较器输出翻转次数测量光生电流大小的功能
权利要求
1.一种数字化光电探测器读出电路，其特征在于，有多个信号通道，具体包括由多个单元电路(Z)构成的前端读出单元(B)，与前端读出单元(B)相连的列共用积分电路(C)，与列共用积分电路(C)相连的高速高精度比较器(D)，与高速高精度比较器(D)相连的延迟控制单元(H)，与延迟控制单元(H)相连的计数器(E)，以及与计数器(E)相连的输出缓冲级(G)，输出缓冲级(G)还连接列选寄存器(F)，所述的输出缓冲级(G)构成输出端，所述的多个单元电路(Z)还分别连接行选寄存器(A)，其中，每一个信号通道包括一个单元电路(Z)。
2.根据权利要求l所述的数字化光电探测器读出电路，其特征在于， 每一个信号通道为光电流信号(I)流入单元电路(Z)，单元电路(Z)的输出通过行选 寄存器(A)控制的行选开关(Sl)进入由电容(Cint)和开关(S2)组成的列共用积分电 路(C)进行积分后，进入高速高精度比较器(D)对积分电压进行量化，量化后的信号经由 延迟控制单元(H)控制积分电容的积分复位操作并同时触发计数器计数，曝光时间结束后 计数器(E)记录比较器状态反转次数，在列选择控制寄存器的控制下，将高速高精度比较 器(D)的翻转次数输出至由缓冲器构成的输出级(G)。
3.根据权利要求l所述的数字化光电探测器读出电路，其特征在于， 所述的单元电路(Z)采用自偏置宽摆幅反馈电流镜结构，由6个PM0S晶体管(Mpl Mp6)构 成自偏置、宽摆幅的PM0S cascode电流镜，由2个丽0S晶体管(Mnl、 Mn2)构成基本电流镜 ，该基本电流镜与自偏置、宽摆幅的PMOS cascode电流镜相连构成反馈结构电流镜，其中， 所述的PMOS cascode电流镜与由第三NMOS管(Mn3)构成的行选开关(Sl)相连。
4.根据权利要求l所述的数字化光电探测器读出电路，其特征在于， 所述的高速高精度比较器(D)包括 一个对输入信号进行放大，提高比较器的分辨率，并 把输入信号与来自正反馈级的回扫噪声隔离开来，采用栅漏短接的PMOS管作为有源负载的差 分放大器组成的前置放大级； 一个用于分辨输入信号的差值，并实现比较器迟滞效应的带动 态锁存的正反馈级以及输出驱动级。
5 根据权利要求l所述的数字化光电探测器读出电路，其特征在于， 所述的计数器(E)采用12个具有清零功能的边沿触发的D触发器交叉反馈互联构成，所述的 D触发器的时钟输入端(CP)为该计数器的输入端。
6 根据权利要求5所述的数字化光电探测器读出电路，其特征在于， 所述的D触发器，采用具有清零功能的传输门结构，其中，第二传输门(T2)、第一与非门 (Gl)和第二反相门(G4)依次连接构成一个主触发器；第四传输门(T4)分别与第二与非 门(G2)和第一反相门(G3)连接构成一个从触发器；所述的主触发器连接用于阻断和连接 接收数据的第一传输门(Tl)，所述的主触发器和从触发器之间连接有第三传输门(T3)。
全文摘要
本发明公开一种数字化光电探测器读出电路，有多个信号通道，包括由多个单元电路构成的前端读出单元，与前端读出单元相连的列共用积分电路，与列共用积分电路相连的高速高精度比较器，与高速高精度比较器相连的延迟控制单元，与延迟控制单元相连的计数器，以及与计数器相连的输出缓冲级，输出缓冲级还连接列选寄存器，所述的输出缓冲级构成输出端，所述的多个单元电路还分别连接行选寄存器，其中，每一个信号通道包括一个单元电路。本发明由于采用脉冲频率编码的模拟/数字信号转换技术，将模拟到数字转换的位置前提，有效减少了模拟信号处理电路，消除了模拟信号读出电路中的列固定模式噪声和列读出噪声，提高了读出信噪比。
文档编号G01J1/44GK101650223SQ20091030683
公开日2010年2月17日 申请日期2009年9月10日 优先权日2009年9月10日
发明者姚素英, 李辛毅, 赵毅强 申请人:天津大学