专利名称：一种相控阵超声检测数据采集与处理装置的制作方法
技术领域：
本实用新型涉及一种检测数据采集与处理装置领域，尤其涉及一种相控阵超声检测数据采集与处理装置。用于海洋平台结构缺陷相控阵超声检测的高速多通道数据采集与处理。
背景技术：
海洋平台结构所处环境恶劣，随着服役时间的增长，海洋平台结构会出现不同程度、不同形式的损伤，这些损伤缺陷的存在将严重威胁海洋平台结构的服役安全与可靠性。因此，为确保海洋平台结构的安全运行，必须进行平台结构定期或不定期的检测。
海洋平台结构的桩腿一般由若干种规格的钢管焊接而成，其水上、下焊缝部位和管体需要进行安全检测与维护，以保证海洋平台结构及各种设备的安全、稳定工作。目前，超声检测是一种海洋平台结构常用的无损检测技术，在超声检测设备中，超声数据采集与处理是关键部件之一。在进行海洋平台结构缺陷超声检测时，由于超声波的中心频率很高(一般可达5MHz)，导致模数(A/D)转换采样频率可高达40MHz，故其数据釆集与处理装置必须能实时处理高速大容量的超声数据。而目前市场上现有的超声数据采集和处理装置通道数少且采样频率不达要求，而且传统超声数据采集与处理装置是应用单片机(MCU)或数字信号处理器(DSP)通过软件控制数据釆集的A/D转换，这样必将频繁中断系统的运行，数据采集与处理的速度也将受到极大限制。发明内容
本实用新型所要解决的技术问题是针对现有技术的现状，提供一种检测数据准确快速、实时性好、操作简便、稳定可靠、用途广泛的具有高速多通道的相控阵超声数据采集与处理装置。用于海洋平台结构各种规格管体的各种缺陷的全方位检测，从而快速、准确地检测出海洋平台结构管体的内外部裂纹和腐蚀等缺陷，进一步提高检测装置的检测能力。
本实用新型解决现有技术问题所采用的技术方案为 一种相控阵超声检测数据采集与处理装置，包括USB总线及其相连接的主控计算机；其中USB总线通信连接有数据采集与处理卡组件，数据采集与处理卡组件连接有64阵元超声相控阵列换能器；数据采集与处理卡组件含有16个完全相同的数据采集与处理卡；数据采集与处理卡包括有
相配合连接的四路超声发射/接收及信号预处理电路、A/D转换模块、FPGA模块、DSP微处理器模块、复位电路和电源模块，数据采集与处理卡组件具有64个输入通道，16个输出通道，其中，每4个输入通道和1个输出通道对应有一个数据采集与处理卡；在数据采集与处理卡中有一个4选1模拟开关，以选择其中的一个通道，1个至16个通道的选择，实现了超声相控阵列换能器阵元数的选通；16个数据采集与处理卡内均集成了完全相同的四路超声发射/接收及信号预处理电路；64阵元超声相控阵列换能器能实现超声波的发射与接收，通过控制换能器阵列中各阵元的激励或接收脉冲的时间延迟，改变由各阵元发射或接收声波到达或来自物体内某点时的相位关系，实现声束的灵活偏转和聚焦，选用所需阵元组也能实现声束位置的横向运动。上述的四路超声发射/接收及信号预处理电路包括有超声相控阵换能器信号输入电路、多路模拟开关、带通滤波电路、预放大电路和可控增益放大电路；超声相控阵换能器信号输入电路与多路模拟丌关的输入端相连，多路模拟7「关的输出端与带通滤波电路的输入端相连，带通滤波电路的输出端与预放大电路的输入端相连，预放大电路的输出端与可控增益放大电路的输入端相连，可控增益放大电路的输出端与A/D转换模块的输入端相连，用于选通一路超声回波信号并对其进行放大和带通滤波处理，并送至A/D转换模块等待采样。
上述的FPGA模块包括FPGA芯片、FPGA配置电路、晶振电路、JTAG接口电路、AS接口电路；FPGA芯片的第一接口连接DSP微处理器模块，用于控制A/D进行采样，采样结束后，将采样结果存储到FPGA中的FIFO缓存区，同时生成一个采样结束脉冲信号作为DSP的一个外部中断信号，通知DSP提取采样结果；FPGA芯片的第二接口连接JTAG接口电路，用来下载程序和调试程序；FPGA芯片的第三接口连接FPGA配置电路，FPGA配置电路连接AS接口电路，以AS模式下载程序至FPGA配置电路，内部的程序供FPGA模块调用，即使掉电后程序代码也不会消失；FPGA芯片的第四接口连接晶振电路，晶振电路提供100MHz的振荡信号，并利用FPGA芯片内部的分频电路得到采样时钟，单通道最高采样频率为62.5MHz。
上述的DSP微处理器模块对FPGA芯片产生的锁相脉冲和A/D采样结束后产生的采样结束脉冲进行中断响应，从FPGA芯片中的FIFO缓存中提取采样值，用来将A/D转换后的数据在传输到主控计算机之前，进行数据预处理；DSP微处理器模块的第一接口与具有32M字节的快闪存储器N0RFLASH电路相连，用于存储数采系统的启动代码，作为系统的启动芯片，存放DSP程序及其它配制数据；DSP微处理器模块的第二接口与SDRAM电路相连，用来暂存用户临时数据和分配数采系统堆栈空间；DSP微处理器模块的第三接口与USB总线接口电路相连，实现DSP微处理器模块与主控计算机之间的数据传送，USB总线接口电路与USB总线相连，将采样数据送入主控计算机进行后续处理。
上述的四路超声发射/接收及信号预处理电路采用四个通道分时工作方式，四个通道分时进行超声发射，四路超声回波信号经多路模拟开关后一路信号被选通，进行信号放大与带通滤波，然后在FPGA模块的控制下经A/D转换模块转换为数字信号后由FPGA模块控制送入FPGA模块内部的FIFO模块进行缓存，缓存器存储满后，向DSP微处理器模块发送中断请求，DSP微处理器模块通过数据总线对数据进行读取并存储；DSP微处理器模块对读入的数据进行滤波、去噪处理，提取信号的特征值，将FPGA模块作为外部控制器，对USB总线接口电路进行控制，通过USB总线将数据釆集结果传输到主控计
算机中进行波形显示、缺陷图像重构的后续处理。
上述的四路超声发射/接收及信号预处理电路的激活是由FPGA模块来完成的，当
FPGA模块输出的窄脉冲加在16个完全相同的数据采集与处理卡中的其中一个四路超声发射/接收及信号预处理电路时，该四路超声发射/接收及信号预处理电路便开始工作；四路超声发射/接收及信号预处理电路主要用于产生高压窄脉冲信号，此高压窄脉冲信号加载在超声换能器的压电晶片上，将电能转换为声能而产生超声波信号，同时可接收超声回波信号并对其进行放大与带通滤波。上述的四路超声发射/接收及信号预处理电路中的预放大电路和可控增益放大电路采用三片可控增益运算放大器和一片10位分辨率D/A转换器组成，通过FPGA模块对其增益进行动态控制，三片可控增益运算放大器连接成三级级联方式，每一级设置成-10dB至+30dB的增益范围，三级之间采用交流耦合方式，以避免前级直流电压的漂移经后级放大后，湮没了有用的回波信号；增益控制电压通过FPGA模块来控制，控制电压变换范围由0V至2. 5V，数据采集过程中通过FPGA模块内部的比较电路自动调整增益放大器增益倍数，以提高对微弱信号的分辨能力。
上述的A/D转换模块输出数据是8位，A/D转换模块数据输入到FPGA模块，经过FPGA模块后输出为16位，这样设计可充分发挥DSP的16位数据传输能力，提高了系统的工作效率。
上述的复位电路分别与对应芯片复位引脚相连接进行复位操作；电源模块分别与其它各模块相连接以提供电源供给。
与现有技术相比，本实用新型由于采用了以上技术方案，主要具有以下突出优点(1)所述装置设计了具有信号衰减、增益放大和滤波等功能的信号预处理电路，采用8位精度、最高采样率为100MSPS的A/D转换模块，工作电压为+3V，平行输出接口，兼容TTL/CMOS格式，可以方便的与FPGA模块配合使用。(2)利用FPGA模块极其灵活、可编程的特点，在其中实现了FIFO和逻辑时序控制，大大简化了电路结构，并为整个电路的时序同步提供了方便。(3) DSP微处理器模块实现采集信号的预处理数字滤波卡内控制，使得检测速度大大提高，并可减轻主控计算机的信号处理负担。数据采集与处理卡可同时进行4通道数据采集，每个通道可进行衰减倍数、采样速度以及放大增益设置，同时提供模拟输出通道，用于实现波形产生和模拟驱动功能。(O使用异歩FITO后，可实现第一，数据的批量上传，由于采集系统前端的数据采集速度远远落后于DSP微处理器模块的工作周期，数据批量上传减少了DSP微处理器模块响应中断的次数，减少了DSP微处理器模块用于数据采集的时间，使得DSP微处理器模块更好的应用于信号的分析和处理；第二，内嵌FIF0模块，代替硬件上的FIFO。由于申请中断时FIFO仍有一半空间可继续存放采集的数据，DSP微处理器模块有一段缓冲时间，这样保证了所采集的数据在传输时不会因DSP微处理器模块忙，未及时响应而造成数据丢失，提高了数据采集系统的可靠性及工作效率，并能更好地进行数据传输。(5) USB总线接口电路能完成数据采集和状态、控制信号的传输。本实用新型利用简单的设备实现了高速多通道大容量数据采集与处理。

图l是本实用新型实施例的总体结构方框示意图；图2是图1对应一个数据采集与处理卡方框示意图。
具体实施方式

以下结合附图实施例对本实用新型作进一歩详细描述。
如图1所示， 一种相控阵超声检测数据采集与处理装置，包括USB总线3及其相连接的主控计算机4;其中USB总线3通信连接有数据采集与处理卡组件2，数据釆集与处理卡组件2连接有64阵元超声相控阵列换能器1;数据采集与处理卡组件2含有16个完全相同的数据采集与处理卡21;数据采集与处理卡21包括有相配合连接的四路超声发射/接收及信号预处理电路5、 A/D转换模块6、 FPGA模块7、 DSP微处理器模块8、复位电路9和电源模块10，数据采集与处理卡组件2具有64个输入通道，16个输出通道，其中，每4个输入通道和1个输出通道对应有一个数据采集与处理卡21;在数据采集与处理卡21中有一个4选1模拟丌关，以选择其中的一个通道，1个至16个通道的选择，实现了超声相控阵列换能器阵元数的选通16个数据采集与处理卡21内均集成了完全相同的四路超声发射/接收及信号预处理电路5; 64阵元超声相控阵列换能器1能实现超声波的发射与接收，通过控制换能器阵列中各阵元的激励或接收脉冲的时间延迟，改变由各阵元发射或接收声波到达或来自物体内某点时的相位关系，实现声束的灵活偏转和聚焦，选用所需阵元组也能实现声束位置的横向运动。
如图2所示是图1对应一个数据采集与处理卡方框示意图。FPGA模块7包括FPGA芯片71、 FPGA配置电路72、品振电路73、 JTAG接口电路74、 AS接口电路75; FPGA芯片71的第一接口连接DSP微处理器模块8，用于控制A/C进行采样，采样结束后，将采样结果存储到FPGA中的FIFO缓存区，同时生成一个采样结束脉冲信号作为DSP的一个外部中断信号，通知DSP提取采样结果；FPGA芯片71的第二接口连接JTAG接口电路74，用来下载程序和调试程序；FPGA芯片71的第三接口连接FPGA配置电路72， FPGA配置电路72连接AS接口电路75，以AS模式下载程序至FPGA配置电路72，内部的程序供FPGA模块7调用，即使掉电后程序代码也不会消失；FPGA芯片71的第四接口连接晶振电路73，晶振电路73提供100MHz的振荡信号，并利用FPGA芯片71内部的分频电路得到采样时钟，单通道最高采样频率为62. 5MHz。
DSP微处理器模块8对FPGA芯片71产生的锁相脉冲和A/D采样结束后产生的采样结束脉冲进行中断响应，从FPGA芯片71中的FIFO缓存中提取采样值，用来将A/D转换后的数据在传输到主控计算机之前，进行数据预处理；DSP微处理器模块8的第一接口与具有32M字节的快闪存储器N0RFLASH电路81相连,用于存储数采系统的启动代码，作为系统的启动芯片，存放DSP程序及其它配制数据；DSP微处理器模块8的第二接口与SDRAM电路82相连，用来暂存用户临时数据和分配数采系统堆栈空间；DSP微处理器模块8的第三接口与USB总线接口电路31相连，实现DSP微处理器模块8与主控计算机4之间的数据传送，USB总线接口电路31与USB总线3相连，将采样数据送入主控计算机4进行后续处理。
四路超声发射/接收及信号预处理电路5采用四个通道分时工作方式，四个通道分时进行超声发射，四路超声回波信号经多路模拟开关后一路信号被选通，进行信号放大与带通滤波，然后在FPGA模块7的控制下经A/D转换模块6转换为数字信号后由FPGA模块7控制送入FPGA模块7内部的FIFO模块进行缓存，缓存器存储满后，向DSP微处理器模块8发送中断请求，DSP微处理器模块8通过数据总线对数据进行读取并存储；DSP微处理器模块8对读入的数据进行滤波、去噪处理，提取信号的特征值；将FPGA模块7作为外部控制器，对USB总线接口电路31进行控制，通过USB总线3将数据采集结果传输到主控计算机4中进行波形显示、缺陷图像重构的后续处理。
四路超声发射/接收及信号预处理电路5的激活是由FPGA模块7来完成的，当FPGA模块7输出的窄脉冲加在16个完全相同的数据采集与处理卡21中的其中一个四路超声发射/接收及信号预处理电路5时，该四路超声波发射/接收电路及信号预处理电路5便开始工作；四路超声波发射/接收电路及信号预处理电路5主要用于产生高压窄脉冲信号，此高压窄脉冲信号加载在超声换能器的压电晶片上，将电能转换为声能而产生超声波信号，同时可接收超声回波信号并对其进行放大与带通滤波。
四路超声发射/接收及信号预处理电路5中的预放大电路54和可控增益放大电路55采用三片可控增益运算放大器和一片10位分辨率D/A转换器组成，通过FPGA模块7对其增益进行动态控制，三片可控增益运算放大器连接成三级级联方式，每一级设置成-10dB至+30dB的增益范围，三级之间采用交流耦合方式，以避免前级直流电压的漂移经后级放大后，湮没了有用的回波信号；增益控制电压通过FPGA模块7来控制，控制电压变换范围由0V至2. 5V，数据釆集过程中通过FPGA模块7内部的比较电路自动调整增益放大器增益倍数，以提高对微弱信号的分辨能力。
A/D转换模块6输出数据是8位，A/D转换模块6数据输入到FPGA模块7，经过FPGA模块7后输出为16位，这样设计可充分发挥DSP的16位数据传输能力，提高了系统的工作效率。
复位电路9分别与对应芯片复位引脚相连接进行复位操作；电源模块10分别与其它各模块连接以提供电源供给。
本实用新型的最佳实施例已被阐明，由本领域普通技术人员做出的各种变化或改型都不会脱离本实用新型的范围。
权利要求1、一种相控阵超声检测数据采集与处理装置，包括USB总线(3)及其相连接的主控计算机(4)；其特征是所述的USB总线(3)通信连接有数据采集与处理卡组件(2)，所述的数据采集与处理卡组件(2)连接有64阵元超声相控阵列换能器(1)；所述的数据采集与处理卡组件(2)含有16个完全相同的数据采集与处理卡(21)；所述的数据采集与处理卡(21)包括有相配合连接的四路超声发射/接收及信号预处理电路(5)、A/D转换模块(6)、FPGA模块(7)、DSP微处理器模块(8)、复位电路(9)和电源模块(10)，所述的数据采集与处理卡组件(2)具有64个输入通道，16个输出通道，其中，每4个输入通道和1个输出通道对应有一个所述的数据采集与处理卡(21)；在所述的数据采集与处理卡(21)中有一个4选1模拟开关；16个所述的数据采集与处理卡(21)内均集成了完全相同的四路超声发射/接收及信号预处理电路(5)。
2、 根据权利要求1所述的一种相控阵超声检测数据采集与处理装置，其特征是所述的四路超声发射/接收及信号预处理电路(5)包括有超声相控阵换能器信号输入电路(51)、多路模拟开关(52)、带通滤波电路(53)、预放大电路(54)和可控增益放大电路(55);超声相控阵换能器信号输入电路(51)与多路模拟丌关(52)的输入端相连，多路模拟开关(52)的输出端与带通滤波电路(53)的输入端相连，带通滤波电路(53)的输出端与预放大电路(54)的输入端相连，预放大电路(54)的输出端与可控增益放大电路(55)的输入端相连，可控增益放大电路(55)的输出端与A/D转换模块(6)的输入端相连。
3、 根据权利要求1或2所述的一种相控阵超声检测数据采集与处理装置，其特征是所述的FPGA模块(7)包括FPGA芯片(71) 、 FPGA配置电路(72)、晶振电路(73) 、 JTAG接口电路(74)、 AS接口电路(75);所述的FPGA芯片(71)的第一接口连接所述的DSP微处理器模块(8)，用于控制A/D进行采样，采样结束后，将采样结果存储到FPGA中的FIF0缓存区，同时生成一个采样结束脉冲信号作为DSP的一个外部中断信号，通知DSP提取采样结果；FPGA芯片(71)的第二接口连接JTAG接口电路(74)，用来下载程序和调试程序；FPGA芯片(71)的第三接口连接FPGA配置电路(72)， FPGA配置电路(72)连接AS接口电路(75)，以AS模式下载程序至FPGA配置电路(72)，内部的程序供所述的FPGA模块(7)调用，即使掉电后程序代码也不会消失；FPGA芯片(71)的第四接口连接所述的晶振电路(73)。
4、 根据权利要求3所述的一种相控阵超声检测数据釆集与处理装置，其特征是所述的DSP微处理器模块(8)的第一接口与具有32M字节的快闪存储器N0RFLASH电路(81)相连；所述的DSP微处理器模块(8)的第二接口与SDRAM电路(82)相连所述的DSP微处理器模块(8)的第三接口与USB总线接口电路(31)相连。
专利摘要本实用新型公开了一种相控阵超声检测数据采集与处理装置，包括USB总线和主控计算机；USB总线通信依次连接有数据采集与处理卡组件、64阵元超声相控阵列换能器；数据采集与处理卡组件含有16个完全相同的数据采集与处理卡；数据采集与处理卡包括有相配合连接的四路超声发射/接收及信号预处理电路、A/D转换模块、FPGA模块和DSP微处理器模块、复位电路、电源模块，数据采集与处理卡组件具有64个输入通道，16个输出通道，其中，每4个输入通道和1个输出通道对应有一个数据采集与处理卡；通过控制换能器阵列中各阵元的激励或接收脉冲的时间延迟，改变由各阵元发射或接收声波到达或来自物体内某点时的相位关系，实现声束的灵活偏转和聚焦，选用所需阵元组也能实现声束位置的横向运动。
文档编号G01N29/42GK201352213SQ200920113870
公开日2009年11月25日 申请日期2009年2月18日 优先权日2009年2月18日
发明者周世官, 周社育, 管冰蕾, 晶 黄 申请人:宁波工程学院