专利名称：一种多功能高精度数字频率计的制作方法
技术领域：
本实用新型属于信号检测技术领域，具体涉及一种多功能高精度数字频率计。
背景技术：
频率测量 是现代电子测量技术中最基本最常见的测量之一，在邮电通信、交通运输、科学研究等方面有着广泛的应用。不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。而在电子工程、资源勘探、仪器仪表等相关应用中，频率计则是工程技术人员必不可少的测量工具。目前市场上有各种多功能、高精度、高频率的数字频率计，但都价格不菲。传统的数字频率计基于单片机与分立元件，体积大，功耗高，稳定度低。近年出现了以FPGA(现场可编程门阵列)与单片机为核心的数字频率计。FPGA的出现是超大规模集成电路技术和计算机辅助技术发展的结果，FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能，它允许电路设计者基于计算机平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。但该类数字频率计电路结构连接较为复杂，且功能较为单一，往往只具有测量频率的功能，并没有有效利用资源。
发明内容针对现有技术所存在的上述技术缺陷，本实用新型提供了一种多功能高精度数字频率计，频率测量精度高，且功耗低，功能多样。一种多功能高精度数字频率计，包括一闸门产生模块、一鉴相器、一寄存器、一运算器、两个多路选择器、三个计数器和一显示器；其中鉴相器的第一输入端与第一多路选择器的第一输入端相连并接收第一待测信号，鉴相器的第二输入端接收第二待测信号，鉴相器的输出端与第一多路选择器的第二输入端相连，第一多路选择器的控制端接收给定的第一控制信号，第一多路选择器的输出端与闸门产生模块的第一输入端、第三计数器的时钟端、第二计数器的第一使能端相连，第一计数器的时钟端和第二计数器的时钟端均接收给定的标准信号，闸门产生模块的第二输入端接收给定的时钟信号，闸门产生模块的输出端与第一计数器的使能端、第二计数器的第二使能端和第三计数器的使能端相连，第二多路选择器的第一输入端、第二输入端、第三输入端和第四输入端分别与第一计数器的输出端、第二计数器的输出端、第三计数器的输出端和寄存器的输出端相连，第二多路选择器的第一输出端、第二输出端和第三输出端分别与运算器的第一输入端、第二输入端和第三输入端相连，第二多路选择器的控制端接收给定的第二控制信号，运算器的输出端与显示器的输入端相连。所述的鉴相器由两个JK触发器和一与门构成；其中第一 JK触发器的时钟端为鉴相器的第一输入端，第二 JK触发器的时钟端为鉴相器的第二输入端，第一 JK触发器的J端与第二 JK触发器的G端相连，第二 JK触发器的K端与第一 JK触发器的G端相连，第一JK触发器的K端与第二 JK触发器的Q端和与门的第二输入端相连，第二 JK触发器的J端与第一 JK触发器的Q端和与门的第一输入端相连，与门的输出端为鉴相器的输出端。[0008]所述的闸门产生模块由一分频器和一 D触发器构成；其中分频器的时钟端为闸门产生模块的第二输入端，分频器的输出端与D触发器的D端相连，D触发器的时钟端为闸门产生模块的第一输入端，D触发器的Q端为闸门产生模块的输出端。所述的运算器由一乘法器和一除法器构成；其中乘法器的第一输入端为运算器的第一输入端，乘法器的第二输入端为运算器的第二输入端，除法器的除端为运算器的第三输入端，乘法器的输出端与除法器的被除端相连，除法器的输出端为运算器的输出端。本实用新型的有益效果为(I)功能多；除可测量信号的频率外，还可测量信号的占空比、周期、脉冲宽度，以及测量两个信号间的相位差。(2)精度高；测量频率在量程范围内保持测量误差恒定，小于0.0001% ;其他测量功能误差小于0. 1%。(3)体积小；除显示器等外，核心电路可全部在一块芯片上实现，体积小巧，便于携带。(4)功耗低；耗电量小，节能节电。

图I为本实用新型的结构原理示意图。图2为鉴相器的结构示意图。图3为鉴相器的工作时序示意图。图4为闸门产生模块的结构示意图。图5为运算器的结构示意图。
具体实施方式
为了更为具体地描述本实用新型，
以下结合附图及具体实施方式
对本实用新型的技术方案及其相关原理进行详细说明。如图I所示，一种多功能高精度数字频率计，包括一闸门产生模块、一鉴相器、一寄存器、一运算器、两个多路选择器、三个计数器和一显示器；其中鉴相器的第一输入端与第一多路选择器的第一输入端相连并接收第一待测信号， 鉴相器的第二输入端接收第二待测信号，鉴相器的输出端与第一多路选择器的第二输入端相连，第一多路选择器的控制端接收给定的第一控制信号，第一多路选择器的输出端与闸门产生模块的第一输入端、第三计数器的时钟端、第二计数器的第一使能端相连，第一计数器的时钟端和第二计数器的时钟端均接收给定的标准信号，闸门产生模块的第二输入端接收给定的时钟信号，闸门产生模块的输出端与第一计数器的使能端、第二计数器的第二使能端和第三计数器的使能端相连，第二多路选择器的第一输入端、第二输入端、第三输入端和第四输入端分别与第一计数器的输出端、第二计数器的输出端、第三计数器的输出端和寄存器的输出端相连，第二多路选择器的第一输出端、第二输出端和第三输出端分别与运算器的第一输入端、第二输入端和第三输入端相连，第二多路选择器的控制端接收给定的第二控制信号，运算器的输出端与显示器的输入端相连。[0023]本实施例中，时钟信号为频率为50MHz的脉冲信号，标准信号为频率为IOOMHz的脉冲信号。如图2所示，鉴相器由两个JK触发器和一与门构成；其中第一 JK触发器的时钟端为鉴相器的第一输入端，第二 JK触发器的时钟端为鉴相器的第二输入端，第一 JK触发器的J端与第二 JK触发器的0端相连，第二 JK触发器的K端与第一 JK触发器的0端相连， 第一 JK触发器的K端与第二 JK触发器的Q端和与门的第二输入端相连，第二 JK触发器的 J端与第一 JK触发器的Q端和与门的第一输入端相连,与门的输出端为鉴相器的输出端。如图4所示，闸门产生模块由一分频器和一 D触发器构成；其中分频器的时钟端为闸门产生模块的第二输入端，分频器的输出端与D触发器的D端相连，D触发器的时钟端为闸门产生模块的第一输入端，D触发器的Q端为闸门产生模块的输出端；本实施例中的分频器为4个100分频的子分频器级联而成，100分频的子分频器由一个8位计数器构成，从 0开始计数，当计到99后，便清零，重新计数。如图5所示，运算器由一乘法器和一除法器构成；其中乘法器的第一输入端为运算器的第一输入端，乘法器的第二输入端为运算器的第二输入端，除法器的除端为运算器的第三输入端，乘法器的输出端与除法器的被除端相连，除法器的输出端为运算器的输出端；本实施例中的乘法器为32位乘32位的乘法器，除法器为64位除32位的除法器。本实施例中，寄存器内存储有四个常数值，分别为标准信号的频率50MHz，标准信号的周期1/50MHZ，常数100和720，故寄存器的输出端具有四个输出端口 ；第一计数器和第三计数器均为32位带一个使能端的计数器；第二计数器为32位带两个使能端的计数器，只有在两个使能端信号都是高电平时才开始计数；第一多路选择器为2选I的选择器；第二多路选择器为7选3的选择器。本实施例中多路选择器对于不同测量目标对应的选择输出如表I所示表I
测量目标第一多路选择器第二多路选择器~第二多路选择器^~第二多路选择器~
__输出__第一输出__第二输出__第三输出_
频率第一待测信号 _ 5OMHz —第三计数器输出信号第一计数器输出信号
占空疋~ 第一待测信号100'第二计数器输出信号第一计数器输出信号—
相位差鉴相器输出信号—720 _第二计数器输出信号第一计数器输出信号第一待测信号l/50MHz第一计数器输出信号第三计数器输出信号
脉宽第一待测信号1/50MHZ第二计数器输出信号第三计数器输出信号本实施例数字频率计的测量原理为对于频率测量设标准信号频率与第一待测信号频率分别为fb与ft，实际闸门关闭后，第一计数器和第三计数器的计数分别为Nb与Nt，那么第一待测信号的频率可表达为ft —( I )对式I等号两边取对数后求导，可得
Aft Afb AWt ANb(,
_6] T = TT +万-万(2)[0037]在测量中，由于对第一待测信号计数的起停时间都是由该信号的上升沿触发的， 故在闸门时间内对第一待测信号的计数Nt无误差，故式2可改写为
权利要求1.一种多功能高精度数字频率计，其特征在于，包括一闸门产生模块、一鉴相器、一寄存器、一运算器、两个多路选择器、三个计数器和一显示器； 其中，鉴相器的第一输入端与第一多路选择器的第一输入端相连并接收第一待测信号，鉴相器的第二输入端接收第二待测信号，鉴相器的输出端与第一多路选择器的第二输入端相连，第一多路选择器的控制端接收给定的第一控制信号，第一多路选择器的输出端与闸门产生模块的第一输入端、第三计数器的时钟端、第二计数器的第一使能端相连，第一计数器的时钟端和第二计数器的时钟端均接收给定的标准信号，闸门产生模块的第二输入端接收给定的时钟信号，闸门产生模块的输出端与第一计数器的使能端、第二计数器的第二使能端和第三计数器的使能端相连，第二多路选择器的第一输入端、第二输入端、第三输入端和第四输入端分别与第一计数器的输出端、第二计数器的输出端、第三计数器的输出端和寄存器的输出端相连，第二多路选择器的第一输出端、第二输出端和第三输出端分别与运算器的第一输入端、第二输入端和第三输入端相连，第二多路选择器的控制端接收给定的第二控制信号，运算器的输出端与显示器的输入端相连。
2.根据权利要求I所述的多功能高精度数字频率计，其特征在于所述的鉴相器由两个JK触发器和一与门构成；其中第一 JK触发器的时钟端为鉴相器的第一输入端,第二 JK触发器的时钟端为鉴相器的第二输入端，第一 JK触发器的J端与第二 JK触发器的^端相连，第二 JK触发器的K端与第一 JK触发器的^端相连，第一 JK触发器的K端与第二 JK触发器的Q端和与门的第二输入端相连，第二 JK触发器的J端与第一 JK触发器的Q端和与门的第一输入端相连，与门的输出端为鉴相器的输出端。
3.根据权利要求I所述的多功能高精度数字频率计，其特征在于所述的闸门产生模块由一分频器和一D触发器构成；其中分频器的时钟端为闸门产生模块的第二输入端，分频器的输出端与D触发器的D端相连，D触发器的时钟端为闸门产生模块的第一输入端，D触发器的Q端为闸门产生模块的输出端。
4.根据权利要求I所述的多功能高精度数字频率计，其特征在于所述的运算器由一乘法器和一除法器构成；其中乘法器的第一输入端为运算器的第一输入端，乘法器的第二输入端为运算器的第二输入端，除法器的除端为运算器的第三输入端，乘法器的输出端与除法器的被除端相连，除法器的输出端为运算器的输出端。
专利摘要本实用新型公开了一种多功能高精度数字频率计，其由一闸门产生模块、一鉴相器、一寄存器、一运算器、两个多路选择器、三个计数器和一显示器相互连接组成。本实用新型通过合理巧妙的电路结构设计，能够实现可测量信号的频率外，还可测量信号的占空比、周期、脉冲宽度，以及测量两个信号间的相位差；且频率测量精度高，测量频率在量程范围内保持测量误差恒定；体积小，除显示器等外，核心电路可全部在一块芯片上实现，便于携带；功耗低，节能节电。
文档编号G01R23/10GK202362380SQ20112051977
公开日2012年8月1日 申请日期2011年12月14日 优先权日2011年12月14日
发明者王睿, 王金华 申请人:浙江大学