专利名称：基于fpga的去偏转换量测卡尔曼滤波器的设计方法
技术领域：
本发明属于信号处理技术领域，雷达数据处理方法，可用于目标跟踪，特别是一种 基于FPGA的去偏转换量测卡尔曼滤波器的设计方法。
背景技术：
现代雷达系统一般都由以下两个部分组成，即雷达信号处理部分和雷达数据处 理部分。雷达信号处理器作为第一次处理，将处理后的信号送入雷达数据处理器作第二次 处理。目标跟踪作为雷达数据处理的功能之一，已经成为现代雷达跟踪系统中一个重要组 成部分。在实际雷达目标跟踪系统中，目标动态模型通常在笛卡尔坐标系中建模，而雷达 量测一般却在极/球坐标系中得到。这样雷达目标跟踪就成为一个非线性估计问题。解决 这一问题的其中一种方法为EKF，即将雷达对目标运动状态的非线性量测方程围绕目标运 动状态的一步预测值进行Taylor级数展开，对其取一阶进行截断，以得到雷达量测的预测 值及新息的协方差阵。但是这种近似可能会在目标运动状态估计及相应误差协方差阵的计 算上引入大的误差，从而导致滤波器发散。解决这一问题的另一类常用方法就是转换量测 卡尔曼滤波，即先将雷达量测通过坐标变换表示成笛卡尔坐标系中量测的伪线性形式，然 后估计转换量测误差的前两阶矩并基于卡尔曼滤波完成目标跟踪。去偏转换量测Kalman滤波器(DCMKF)在雷达目标跟踪系统中有着极其广泛的应 用，但是由于其算法包含大量的矩阵加、减、乘、求逆等运算，计算量较大。传统的使用方法 是利用数字信号处理器(DSP)实现DCMKF，DSP芯片是基于软件可编程的，依靠一条一条软 件指令去串行执行，因此不可避免的问题就是功耗大，处理能力受到主频的限制等不足，因 此采用传统的软件方法实现DCMKF难以保证雷达目标跟踪系统的实时性。

发明内容
本发明的目的在于提供一种基于FPGA的去偏转换量测卡尔曼滤波器的设计方 法，以充分利用FPGA内部越来越多地内嵌了乘法器以及支持大规模并行运算的特点，在保 证滤波精度的同时提高运算速度。实现本发明目的的技术解决方案为一种基于FPGA的去偏转换量测卡尔曼滤波 器的设计方法，首先设计基于FPGA的去偏转换量测卡尔曼滤波的系统，包括三角函数模 块、一步预测模块、预测误差协方差模块、增益矩阵模块、状态更新模块、滤波误差协方差模 块和FIFO模块，其中增益矩阵模块包含平均真实协方差子模块和增益矩阵子模块；状态更 新模块包含坐标转换子模块、平均真实偏差子模块、新息子模块和状态更新子模块；所述的 三角函数模块、一步预测模块、预测误差协方差模块、滤波误差协方差模块、平均真实协方 差子模块、增益矩阵子模块、坐标转换子模块、平均真实偏差子模块、新息子模块和状态更 新子模块分别调用了浮点加、减、乘、除运算模块；三角函数模块三角函数模块的输入端口为目标的俯仰角和方位角、时钟信号、复位信号和输入使能信号；输出端口为俯仰角与方位角的三角函数值和下一模块的握手信 号；在三角函数模块中，俯仰角与方位角的三角函数值计算一次，然后在坐标转换模块、量 测转换的平均真实偏差模块和量测转换的平均真实协方差的模块需要时读取这些数据，牺 牲少量的寄存器来换取宝贵的乘法单元；一步预测模块输入端口为上一时刻目标的状态估计值、时钟信号、复位信号和输 入使能信号；输出端口为一步提前预测值和下一模块的握手信号；其中复位信号的作用是 每处理完一帧数据，对内部计数器进行复位；输入使能信号的作用是提示并允许接收上一时 刻目标状态估计值；握手信号的作用是使能状态更新模块、新息子模块接收一步预测值；预测误差协方差模块输入端口为上一时刻的滤波误差协方差值、时钟信号、复位 信号和输入使能信号；输出端口为预测误差协方差值和下一模块的握手信号；增益矩阵模块在计算增益矩阵时，需要先求出量测噪声的协方差矩阵，即DCMKF 的平均真实协方差，然后计算增益矩阵的值，对于整个增益矩阵模块而言，输入端口为目标 的俯仰角与方位角的三角函数值、径向距离、预测误差协方差值、时钟信号、复位信号和上 述各值的输入使能信号；输出端口为增益矩阵的值和状态更新模块、滤波误差协方差模块 的握手信号；滤波更新模块在计算滤波更新值时，需要经过球坐标到笛卡尔坐标的坐标变换、 去偏修正、新息计算、滤波更新四个过程；对于整个滤波更新模块而言，输入端口有目标的 径向距离、目标的俯仰角与方位角的三角函数值、状态一步预测值、增益矩阵的值、时钟信 号、复位信号和上述各值的输入使能信号；输出端口为状态估计值和握手信号，其中该握手 信号为LPM_FIF01模块的写使能信号；滤波误差协方差模块输入端口为预测误差协方差值、增益矩阵的值、时钟信号、 复位信号和两个数据输入使能信号；输出端口为滤波误差协方差值和握手信号，其中该握 手信号为LPM_FIF02模块的写使能信号；FIFO模块调用两个FIFO模块，其中LPM_FIF01模块用于暂存每一次滤波更新 值，LPM_FIF02模块用于暂存滤波误差协方差的值，以便在下一时刻调用。本发明与现有技术相比，其显著优点(1)采用结构层次化设计方法，底层模块运 用VHDL输入，顶层采用原理图输入方式。这种设计风格可提高代码的可读性，易于模块划 分，且方便在设计过程中进行仿真。( 在用FPGA实现DCMKF之前，先对算法进行预处理， 将算法分解为简单的标量运算，便于代码的实现，并且避免了稀疏矩阵中大量的0元素参 与乘加计算，可以节约大量的FPGA内部资源。(3)从总体上给出了 CMKF的并行结构，由于 DCMKF算法的特性，DCMKF的各运算模块的内部可以并行运算，但是各个运算模块之间并不 能实现完全意义上的并行。设计时，在每个模块之间加上握手信号，用于使能下一个运算模 块接收数据并运算，各模块便能按照相应的时序有条不紊的运行。(4)选用QUARTUS II软 件自带的浮点加减乘除运算模块，提高了设计的性能，缩短设计的时间，大大简化了浮点数 据通路的实现。下面结合附图对本发明作进一步详细描述。


图1为基于FPGA的去偏转换量测Kalman滤波器的结构层次示意图。
图2为基于FPGA的去偏转换量测Kalman滤波器的算法流程图。图3为状态一步预测模块结构框图。图4为预测误差协方差模块结构框图。图5为平均真实偏差模块结构框图。图6为增益矩阵模块结构框图。图7为状态更新模块结构框图。图8为协方差更新模块结构框图。
具体实施例方式本发明基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，首先设计基于FPGA 的去偏转换量测卡尔曼滤波的系统，包括三角函数模块、一步预测模块、预测误差协方差模 块、增益矩阵模块、状态更新模块、滤波误差协方差模块和FIFO模块，其中增益矩阵模块包 含平均真实协方差子模块和增益矩阵子模块；状态更新模块包含坐标转换子模块、平均真 实偏差子模块、新息子模块和状态更新子模块；所述的三角函数模块、一步预测模块、预测 误差协方差模块、滤波误差协方差模块、平均真实协方差子模块、增益矩阵子模块、坐标转 换子模块、平均真实偏差子模块、新息子模块和状态更新子模块分别调用了浮点加、减、乘、 除运算模块；三角函数模块三角函数模块的输入端口为目标的俯仰角和方位角、时钟信号、复 位信号和输入使能信号；输出端口为俯仰角与方位角的三角函数值和下一模块的握手信 号；在三角函数模块中，俯仰角与方位角的三角函数值计算一次，然后在坐标转换模块、量 测转换的平均真实偏差模块和量测转换的平均真实协方差的模块需要时读取这些数据，牺 牲少量的寄存器来换取宝贵的乘法单元；一步预测模块输入端口为上一时刻目标的状态估计值、时钟信号、复位信号和 输入使能信号；输出端口为一步提前预测值和下一模块的握手信号；其中复位信号的作用 是每处理完一帧数据，对内部计数器进行复位；输入使能信号的作用是提示并允许接收上 一时刻目标状态估计值；握手信号的作用是使能状态更新模块、新息子模块接收一步预测 值；预测误差协方差模块输入端口为上一时刻的滤波误差协方差值、时钟信号、复位 信号和输入使能信号；输出端口为预测误差协方差值和下一模块的握手信号；增益矩阵模块在计算增益矩阵时，需要先求出量测噪声的协方差矩阵，即DCMKF 的平均真实协方差，然后计算增益矩阵的值，对于整个增益矩阵模块而言，输入端口为目标 的俯仰角与方位角的三角函数值、径向距离、预测误差协方差值、时钟信号、复位信号和上 述各值的输入使能信号；输出端口为增益矩阵的值和状态更新模块、滤波误差协方差模块 的握手信号；滤波更新模块在计算滤波更新值时，需要经过球坐标到笛卡尔坐标的坐标变换、 去偏修正、新息计算、滤波更新四个过程；对于整个滤波更新模块而言，输入端口有目标的 径向距离、目标的俯仰角与方位角的三角函数值、状态一步预测值、增益矩阵的值、时钟信 号、复位信号和上述各值的输入使能信号；输出端口为状态估计值和握手信号，其中该握手 信号为LPM_FIF01模块的写使能信号；
滤波误差协方差模块输入端口为预测误差协方差值、增益矩阵的值、时钟信号、 复位信号和两个数据输入使能信号；输出端口为滤波误差协方差值和握手信号，其中该握 手信号为LPM_FIF02模块的写使能信号；FIFO模块调用两个FIFO模块，其中LPM_FIF01模块用于暂存每一次滤波更新 值，LPM_FIF02模块用于暂存滤波误差协方差的值，以便在下一时刻调用。在用FPGA实现DCMKF之前，需要对算法进行预处理，将DCMKF算法由矩阵运算转 化为简单的标量力卩、减、乘、除运算。本发明采用结构化设计思想，利用FPGA实现浮点DCMKF 的设计。在保证实时性的前提下，在模块内部对运算单元进行分时复用，模块之间通过握手 信号协调工作，解决了采用数字信号处理器(DSP)软件方法实现过程中存在的并行性和速 度问题，并保证了运算的精度。本发明基于FPGA的去偏转换量测Kalman滤波并行实现的步骤如下由于DCMKF 算法的特性，DCMKF的各运算模块的内部可以并行运算，但是各个运算模块之间并不能实现 完全意义上的并行，但有些模块可以并行运算。其中平均真实偏差模块，平均真实协方差模 块，一步预测模块，预测误差协方差模块，三角函数模块可以并行运算。设计时，在每个模块 之间加上握手信号，用于使能下一个运算模块接收数据并运算，各模块便能按照相应的时 序有条不紊的运行。因此，各个模块之间不仅有相应的数据输入输出端口，还应该有握手信 号、时钟信号和复位信号。(1)三角函数模块，在求俯仰角和方位角三角函数值时，利用Taylor公式求出当 前时刻测量值的正弦值和余弦值；(2)平均真实偏差模块，利用雷达测量到的径向距离、俯仰角和方位角以及各自的 噪声方差求去转换量测的平均真实偏差；(3)平均真实协方差模块，利用雷达测量到的径向距离、俯仰角和方位角以及各自 的噪声方差求去转换量测的平均真实协方差；(4) 一步预测模块，将上一时刻的状态估计值代入状态预测方程，得到当前时刻的 状态预测值；(5)预测误差协方差模块，利用上一时刻的滤波误差协方差以及状态噪声协方差 代入预测误差协方差方程，得到预测误差协方差值；(6)增益模块，利用预测误差协方差值和量测转换的平均真实协方差值代入增益 矩阵方程，得到增益；(7)新息模块，利用去偏转换量测后的量测值和状态预测值，求取新息；(8)状态更新值模块，利用状态预测值、增益以及新息，代入状态更新方程，得到状 态更新值；(9)滤波误差协方差模块，利用预测误差协方差值和增益，代入滤波误差协方差方 程，得到滤波误差协方差值；(10)返回到步骤⑴进行下一时刻的计算。结合图3，本发明的一步预测模块分为数据分配模块和数据运算模块，当系统接收 到当前时刻测量值且一步预测模块接收完前一时刻状态估计值之后，开始启动数据分配模 块，每个时钟周期将相应的数据赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟 输出一个状态预测值；其中一步预测模块共占用两个浮点加法单元和两个浮点乘法运算单元；在QUARTUS II的参数可设置模块(LPM)中，浮点加、乘法器的周期参数分别设置为m、n 个时钟周期；在数据运算模块的第一级浮点乘法运算时，需要将未参与运算的数据同样设 置为η个时钟的延时；在数据运算模块的第二级浮点加法运算时，也需要将相应的上一级 运算结果设置为m个时钟的延时；在输入端口，每个时钟周期输入一个数据，当接收完九个 状态值后，每个时钟将相应的乘数和被乘数传送到对应的寄存器并使能运算模块，这样每 个数据在运算模块中经过n+m+m个时钟周期的运算延时后，每个时钟周期输出一个数据， 其中 m > 7，η > 5。结合图4，本发明的预测误差协方差模块分为数据分配模块和数据运算模块，当 系统接收到当前时刻测量值且预测误差协方差模块接收完前一时刻滤波误差协方差值后， 开始启动数据分配模块，每个时钟周期将相应的数赋给对应的寄存器，经过n+m+m+m+m个 时钟周期之后，每个时钟输出一个预测误差协方差值；其中预测误差协方差模块共占用九 个浮点加法单元和八个浮点乘法运算单元；在QUARTUS II的参数可设置模块(LPM)中，浮 点加、乘法器的周期参数分别设置为m、η个时钟周期；在数据运算模块的第一级浮点乘法 运算时，需要将未参与运算的数据同样设置为η个时钟的延时；在数据运算模块的第三、 四级浮点加法运算时，也需要将相应的上一级运算结果设置为m个时钟的延时；在输入端 口，每个时钟周期输入一个数据，当接收完前一时刻滤波误差协方差值后，每个时钟将相应 的乘数和被乘数传送到对应的寄存器并使能运算模块，这样每个数据在运算模块中经过 n+m+m+m+m个时钟周期的运算延时后，每个时钟周期输出一个数据，其中m > 7，η > 5。结合图5，本发明的平均真实偏差模块分为数据分配模块和数据运算模块，当平均 真实偏差模块接收完径向距离和俯仰角与方位角的三角函数值之后，开始启动数据分配模 块，每个时钟周期将相应的数赋给对应的寄存器，经过η+η个时钟周期之后，每个时钟输出 一个平均真实偏差值；其中平均真实偏差模块共占用三个浮点乘法运算单元；在QUARTUS II的参数可设置模块(LPM)中，浮点乘法器的周期参数分别设置为η个时钟周期；在输入 端口，每个时钟周期输入一个数据，当接收完径向距离和俯仰角与方位角的三角函数值之 后，每个时钟将相应的乘数和被乘数传送到对应的寄存器并使能数据运算模块，这样每个 数据在数据运算模块中经过η+η个时钟周期的运算延时后，每个时钟周期输出一个数据， 其中 m > 7，η > 5。结合图6，本发明的增益矩阵模块分为数据分配模块和数据运算模块，当增益矩 阵模块接收完预测误差协方差值之后，开始启动数据分配模块，每个时钟周期将相应的数 赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟输出一个增益值；其中增益矩阵 模块共占用两个浮点加法单元和三个浮点乘法运算单元；在QUARTUS II的参数可设置模 块(LPM)中，浮点加、乘法器的周期参数分别设置为m、n个时钟周期；在数据运算模块的第 二级浮点加法运算时，需要将相应的上一级运算结果设置为m个时钟的延时；在输入端口， 每个时钟周期输入一个数据，当接收完预测误差协方差值和新息之后，每个时钟将相应的 乘数和被乘数传送到对应的寄存器并使能运算模块，这样每个数据在数据运算模块中经过 n+m+m个时钟周期的运算延时后，每个时钟周期输出一个数据，其中7，η > 5。结合图7本发明的状态更新模块分为数据分配模块和数据运算模块，当状态更新 模块接收完状态预测值和增益矩阵和新息之后，开始启动数据分配模块，每个时钟周期将 相应的数赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟输出一个状态估计值；其中状态更新模块共占用三个浮点加法单元和三个浮点乘法运算单元；在QUARTUS II的 参数可设置模块(LPM)中，浮点加、乘法器的周期参数分别设置为m、η个时钟周期；在数 据运算模块的第一级浮点乘法运算时，需要将未参与运算的数据同样设置为η个时钟的延 时；在输入端口，每个时钟周期输入一个数据，当接收完状态预测值和增益矩阵和新息后， 每个时钟将相应的乘数和被乘数传送到对应的寄存器并使能数据运算模块，这样每个数据 在数据运算模块中经过n+m+m个时钟周期的运算延时后，每个时钟周期输出一个数据，其 中 m > 7，η > 5。结合图8本发明的滤波误差协方差模块分为数据分配模块和数据运算模块，当滤 波误差协方差模块接收完预测误差协方差值和增益矩阵值之后，开始启动数据分配模块， 每个时钟周期将相应的数赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟输出 一个滤波误差协方差值；其中滤波误差协方差模块共占用一个浮点加法单元、两个浮点减 法单元和三个浮点乘法运算单元；在QUARTUS II的参数可设置模块(LPM)中，浮点加、减、 乘法器的周期参数分别设置为m、m、n个时钟周期；在数据运算模块的第一级浮点乘法运算 时，需要将未参与运算的数据同样设置为η个时钟的延时；在输入端口，每个时钟周期输入 一个数据，当接收完预测误差协方差值和增益矩阵值后，每个时钟将相应的乘数和被乘数 传送到对应的寄存器并使能数据运算模块，这样每个数据在运算模块中经过n+m+m个时钟 周期的运算延时后，每个时钟周期输出一个数据，其中m > 7，η > 5。实施例参照图1，本发明基于FPGA的去偏转换量测卡尔曼滤波器系统包括三角函数模 块、一步预测模块、预测误差协方差模块、增益矩阵模块、状态更新模块、滤波误差协方差模 块和FIFO模块。其中增益矩阵模块包含平均真实协方差子模块和增益矩阵子模块；状态更 新模块包含坐标转换子模块、平均真实偏差子模块、新息子模块和状态更新子模块。其中在 各运算模块分别调用了浮点加、减、乘、除运算模块。本实施例采用雷达对近程目标进行跟踪，其中雷达数据输出周期T为0. 8192mSo 选择Singer加速度模型作为目标的动态模型。系统状态方程为Xk+1 = Φ Xk+TkWk(1)观测方程为Zk = HkXk+Vk(2)其中又^⑷，凡，^九，‘‘九忑广为系统的状态向量，包括目标在乂轴彳轴、 Z轴方向上的坐标位置、速度和加速度；Φ为状态转移矩阵；rk为噪声矩阵；Wk为系统的状 态噪声为系统量测值；Hk为量测矩阵；Vk为量测噪声。
权利要求
1.一种基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特征在于首先设计基 于FPGA的去偏转换量测卡尔曼滤波的系统，包括三角函数模块、一步预测模块、预测误差 协方差模块、增益矩阵模块、状态更新模块、滤波误差协方差模块和FIFO模块，其中增益矩 阵模块包含平均真实协方差子模块和增益矩阵子模块；状态更新模块包含坐标转换子模 块、平均真实偏差子模块、新息子模块和状态更新子模块；所述的三角函数模块、一步预测 模块、预测误差协方差模块、滤波误差协方差模块、平均真实协方差子模块、增益矩阵子模 块、坐标转换子模块、平均真实偏差子模块、新息子模块和状态更新子模块分别调用了浮点 加、减、乘、除运算模块；三角函数模块三角函数模块的输入端口为目标的俯仰角和方位角、时钟信号、复位信 号和输入使能信号；输出端口为俯仰角与方位角的三角函数值和下一模块的握手信号；在 三角函数模块中，俯仰角与方位角的三角函数值计算一次，然后在坐标转换模块、量测转换 的平均真实偏差模块和量测转换的平均真实协方差的模块需要时读取这些数据，牺牲少量 的寄存器来换取宝贵的乘法单元；一步预测模块输入端口为上一时刻目标的状态估计值、时钟信号、复位信号和输入使 能信号；输出端口为一步提前预测值和下一模块的握手信号；其中复位信号的作用是每处 理完一帧数据，对内部计数器进行复位；输入使能信号的作用是提示并允许接收上一时刻 目标状态估计值；握手信号的作用是使能状态更新模块、新息子模块接收一步预测值；预测误差协方差模块输入端口为上一时刻的滤波误差协方差值、时钟信号、复位信号 和输入使能信号；输出端口为预测误差协方差值和下一模块的握手信号；增益矩阵模块在计算增益矩阵时，需要先求出量测噪声的协方差矩阵，即DCMKF的平 均真实协方差，然后计算增益矩阵的值，对于整个增益矩阵模块而言，输入端口为目标的俯 仰角与方位角的三角函数值、径向距离、预测误差协方差值、时钟信号、复位信号和上述各 值的输入使能信号；输出端口为增益矩阵的值和状态更新模块、滤波误差协方差模块的握 手信号；滤波更新模块在计算滤波更新值时，需要经过球坐标到笛卡尔坐标的坐标变换、去偏 修正、新息计算、滤波更新四个过程；对于整个滤波更新模块而言，输入端口有目标的径向 距离、目标的俯仰角与方位角的三角函数值、状态一步预测值、增益矩阵的值、时钟信号、复 位信号和上述各值的输入使能信号；输出端口为状态估计值和握手信号，其中该握手信号 为LPM_FIF01模块的写使能信号；滤波误差协方差模块输入端口为预测误差协方差值、增益矩阵的值、时钟信号、复位 信号和两个数据输入使能信号；输出端口为滤波误差协方差值和握手信号，其中该握手信 号为LPM_FIF02模块的写使能信号；FIFO模块调用两个FIFO模块，其中LPM_FIF01模块用于暂存每一次滤波更新值， LPM_FIF02模块用于暂存滤波误差协方差的值，以便在下一时刻调用。
2.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特 征在于平均真实偏差模块、平均真实协方差模块、一步预测模块、预测误差协方差模块和三 角函数模块并行运算，设计时，在每个模块之间加上握手信号，用于使能下一个运算模块接 收数据并运算，各模块便能按照相应的时序有条不紊的运行，即基于FPGA的去偏转换量测 Kalman滤波并行实现的步骤如下(1)三角函数模块，在求俯仰角和方位角三角函数值时，利用Taylor公式求出当前时 刻测量值的正弦值和余弦值；(2)平均真实偏差模块，利用雷达测量到的径向距离、俯仰角和方位角以及各自的噪声 方差求去转换量测的平均真实偏差；(3)平均真实协方差模块，利用雷达测量到的径向距离、俯仰角和方位角以及各自的噪 声方差求去转换量测的平均真实协方差；(4)一步预测模块，将上一时刻的状态估计值代入状态预测方程，得到当前时刻的状态 预测值；(5)预测误差协方差模块，利用上一时刻的滤波误差协方差以及状态噪声协方差代入 预测误差协方差方程，得到预测误差协方差值；(6)增益模块，利用预测误差协方差值和量测转换的平均真实协方差值代入增益矩阵 方程，得到增益；(7)新息模块，利用去偏转换量测后的量测值和状态预测值，求取新息；(8)状态更新值模块，利用状态预测值、增益以及新息，代入状态更新方程，得到状态更 新值；(9)滤波误差协方差模块，利用预测误差协方差值和增益，代入滤波误差协方差方程， 得到滤波误差协方差值；(10)返回到步骤(1)进行下一时刻的计算。
3.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特 征在于一步预测模块分为数据分配模块和数据运算模块，当系统接收到当前时刻测量值且 一步预测模块接收完前一时刻状态估计值之后，开始启动数据分配模块，每个时钟周期将 相应的数据赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟输出一个状态预测 值；其中一步预测模块共占用两个浮点加法单元和两个浮点乘法运算单元；在QUARTUS II 的参数可设置模块中，浮点加、乘法器的周期参数分别设置为m、n个时钟周期；在数据运算 模块的第一级浮点乘法运算时，需要将未参与运算的数据同样设置为η个时钟的延时；在 数据运算模块的第二级浮点加法运算时，也需要将相应的上一级运算结果设置为m个时钟 的延时；在输入端口，每个时钟周期输入一个数据，当接收完九个状态值后，每个时钟将相 应的乘数和被乘数传送到对应的寄存器并使能运算模块，这样每个数据在运算模块中经过 n+m+m个时钟周期的运算延时后，每个时钟周期输出一个数据，其中m > 7，η > 5。
4.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特 征在于预测误差协方差模块分为数据分配模块和数据运算模块，当系统接收到当前时刻测 量值且预测误差协方差模块接收完前一时刻滤波误差协方差值后，开始启动数据分配模 块，每个时钟周期将相应的数赋给对应的寄存器，经过n+m+m+m+m个时钟周期之后，每个时 钟输出一个预测误差协方差值；其中预测误差协方差模块共占用九个浮点加法单元和八个 浮点乘法运算单元；在QUARTUS II的参数可设置模块中，浮点加、乘法器的周期参数分别 设置为m、η个时钟周期；在数据运算模块的第一级浮点乘法运算时，需要将未参与运算的 数据同样设置为η个时钟的延时；在数据运算模块的第三、四级浮点加法运算时，也需要将 相应的上一级运算结果设置为m个时钟的延时；在输入端口，每个时钟周期输入一个数据， 当接收完前一时刻滤波误差协方差值后，每个时钟将相应的乘数和被乘数传送到对应的寄存器并使能运算模块，这样每个数据在运算模块中经过n+m+m+m+m个时钟周期的运算延时 后，每个时钟周期输出一个数据，其中m > 7，η > 5。
5.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特 征在于平均真实偏差模块分为数据分配模块和数据运算模块，当平均真实偏差模块接收完 径向距离和俯仰角与方位角的三角函数值之后，开始启动数据分配模块，每个时钟周期将 相应的数赋给对应的寄存器，经过η+η个时钟周期之后，每个时钟输出一个平均真实偏差 值；其中平均真实偏差模块共占用三个浮点乘法运算单元；在QUARTUS II的参数可设置模 块中，浮点乘法器的周期参数分别设置为η个时钟周期；在输入端口，每个时钟周期输入一 个数据，当接收完径向距离和俯仰角与方位角的三角函数值之后，每个时钟将相应的乘数 和被乘数传送到对应的寄存器并使能数据运算模块，这样每个数据在数据运算模块中经过 η+η个时钟周期的运算延时后，每个时钟周期输出一个数据，其中m > 7，η > 5。
6.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特 征在于增益矩阵模块分为数据分配模块和数据运算模块，当增益矩阵模块接收完预测误差 协方差值之后，开始启动数据分配模块，每个时钟周期将相应的数赋给对应的寄存器，经过 n+m+m个时钟周期之后，每个时钟输出一个增益值；其中增益矩阵模块共占用两个浮点加 法单元和三个浮点乘法运算单元；在QUARTUS II的参数可设置模块中，浮点加、乘法器的 周期参数分别设置为m、η个时钟周期；在数据运算模块的第二级浮点加法运算时，需要将 相应的上一级运算结果设置为m个时钟的延时；在输入端口，每个时钟周期输入一个数据， 当接收完预测误差协方差值和新息之后，每个时钟将相应的乘数和被乘数传送到对应的寄 存器并使能运算模块，这样每个数据在数据运算模块中经过n+m+m个时钟周期的运算延时 后，每个时钟周期输出一个数据，其中m > 7，η > 5。
7.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特征 在于状态更新模块分为数据分配模块和数据运算模块，当状态更新模块接收完状态预测值 和增益矩阵和新息之后，开始启动数据分配模块，每个时钟周期将相应的数赋给对应的寄 存器，经过n+m+m个时钟周期之后，每个时钟输出一个状态估计值；其中状态更新模块共占 用三个浮点加法单元和三个浮点乘法运算单元；在QUARTUS II的参数可设置模块中，浮点 加、乘法器的周期参数分别设置为m、η个时钟周期；在数据运算模块的第一级浮点乘法运 算时，需要将未参与运算的数据同样设置为η个时钟的延时；在输入端口，每个时钟周期输 入一个数据，当接收完状态预测值和增益矩阵和新息后，每个时钟将相应的乘数和被乘数 传送到对应的寄存器并使能数据运算模块，这样每个数据在数据运算模块中经过n+m+m个 时钟周期的运算延时后，每个时钟周期输出一个数据，其中m > 7，η > 5。
8.根据权利要求1所述的基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，其特征 在于滤波误差协方差模块分为数据分配模块和数据运算模块，当滤波误差协方差模块接收 完预测误差协方差值和增益矩阵值之后，开始启动数据分配模块，每个时钟周期将相应的 数赋给对应的寄存器，经过n+m+m个时钟周期之后，每个时钟输出一个滤波误差协方差值； 其中滤波误差协方差模块共占用一个浮点加法单元、两个浮点减法单元和三个浮点乘法运 算单元；在QUARTUS II的参数可设置模块中，浮点加、减、乘法器的周期参数分别设置为m、 m、η个时钟周期；在数据运算模块的第一级浮点乘法运算时，需要将未参与运算的数据同 样设置为η个时钟的延时；在输入端口，每个时钟周期输入一个数据，当接收完预测误差协方差值和增益矩阵值后，每个时钟将相应的乘数和被乘数传送到对应的寄存器并使能数据 运算模块，这样每个数据在运算模块中经过n+m+m个时钟周期的运算延时后，每个时钟周 期输出一个数据，其中m彡7，η彡5。
全文摘要
本发明公开了一种基于FPGA的去偏转换量测卡尔曼滤波器的设计方法，首先设计基于FPGA的去偏转换量测卡尔曼滤波的系统，增益矩阵模块包含平均真实协方差子模块和增益矩阵子模块；状态更新模块包含坐标转换子模块、平均真实偏差子模块、新息子模块和状态更新子模块；所述的三角函数模块、一步预测模块、预测误差协方差模块、滤波误差协方差模块、平均真实协方差子模块、增益矩阵子模块、坐标转换子模块、平均真实偏差子模块、新息子模块和状态更新子模块分别调用了浮点加、减、乘、除运算模块。本发明采用结构层次化设计，底层模块运用VHDL输入，顶层采用原理图输入方式，可提高代码的可读性，易于模块划分，且方便在设计过程中进行仿真。
文档编号G01S13/66GK102064799SQ20101062272
公开日2011年5月18日 申请日期2010年12月31日 优先权日2010年12月31日
发明者吴盘龙, 张捷, 朱建良, 杜国平, 王向民, 王宝宝, 王筱莉, 薄煜明, 邹卫军, 陈帅 申请人:南京理工大学