专利名称：片上型四端口射频器件射频测试的去嵌方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种片上型四端口射频器件射频测试的去嵌方法。
背景技术：
片上型射频器件的射频测试结构往往包括两部分射频器件和去嵌 (de-embedding)结构。所述射频器件为待测器件，包括诸如片上型变压器(on-wafer transformer)等四端口半导体射频器件；所述去嵌结构是为射频探针的放置而设计的结构；且所述射频器件和去嵌结构是形成于同一硅片上的片上型结构。所述射频器件的射频参数为测得的总结构即所述射频测试结构的射频参数减去所述去嵌结构的射频参数，即为了实现所述射频器件的射频测试，需要采用去嵌方法。现有片上型射频器件射频测试的去嵌方法是在版图设计中，特别设计一些“开路”、或“直通”等去嵌结构并进行相应的去嵌运算，从而排除去嵌结构的影响。如图1所示，为现有片上型四端口射频器件射频测试的去嵌方法的“开路”去嵌结构示意图，所述开路去嵌结构为一四端口去嵌结构，图1中四个信号标志所示的区域为所述开路去嵌结构的四个端口也即为四个测试压焊块。在各所述测试压焊块和四端口射频器件的参考面间都设计有一条引线，从图1可以看出，各测试压焊块的引线不连接，为开路结构。如图2所示，为现有片上型四端口射频器件射频测试的去嵌方法的“直通”去嵌结构示意图，所述直通去嵌结构为一四端口去嵌结构，图2中四个信号标志所示的区域为所述直通去嵌结构的四个端口也即为四个测试压焊块。在各所述测试压焊块和四端口射频器件的参考面间都设计有一条引线，从图2可以看出，上下两对测试压焊块的引线都分别连接，为直通结构。由上可知，采用现有的现有片上型四端口射频器件射频测试的去嵌方法，需要同时用到所述开路去嵌结构和所述直通去嵌结构，这样就会使去嵌结构会占用许多版图面积。

发明内容
本发明所要解决的技术问题是提供一种片上型四端口射频器件射频测试的去嵌方法，能减少去嵌结构占用的版图面积，还能提高四端口射频测试的效率。为解决上述技术问题，本发明提供的片上型四端口射频器件射频测试的去嵌方法，包括如下步骤一种片上型四端口射频器件射频测试的去嵌方法，其特征在于，包括如下步骤步骤一、在形成四端口射频器件的硅片上形成两端口去嵌结构；形成方法为在版图设计时，在所述四端口射频器件的参考面和所述两端口去嵌结构的两个测试压焊块之间各形成一段引线，形成的所述两段引线结构相同，将所述两段引线进行级联，形成所述两端口去嵌结构；步骤二、分别对所述四端口射频器件和所述两端口去嵌结构进行射频测试，得到所述四端口射频器件的射频测试值和所述两端口去嵌结构的射频测试值，再利用射频去嵌算法和上述两个射频测试值得到所述四端口射频器件的射频参数。所述射频去嵌算法为， 利用如下公式计算得到YDUT= [(Y4P0RT-YP* Ir1-ZPwr1其中YP= [Y2P0RTn+Y2P0RT12+Y2P0RT21+Y2P0RT22]/4ZP = -[Y2P0RT12+Y2P0RT21]_1上述公式中WPORT为所述四端口射频器件的射频测试值，为一 4X4矩阵；所述 Y2P0RT为所述两端口去嵌结构的射频测试值，为一 2X2矩阵，Y2P0RTn、Y2P0RT12、Y2P0RT21、 Y2P0RT22分别为Y2P0RT矩阵的各元素值；所述I为4X4单元矩阵；所述YDUT为所述四端口射频器件的射频参数。本发明能明显节省去嵌结构的版图面积、节约相应的技术开发成本。同时，由于本发明的去嵌结构只需要两端口射频测试，使得整个去嵌过程变得更为方便和高效。


下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是现有片上型四端口射频器件射频测试的去嵌方法的开路去嵌结构示意图；图2是现有片上型四端口射频器件射频测试的去嵌方法的直通去嵌结构示意图；图3是本发明实施例方法的流程图；图4是本发明实施例的两端口去嵌结构示意图；图5是如图4所示的两端口去嵌结构抽象为两端口网络的示意图。
具体实施例方式如图3所示，是本发明实施例方法的流程图。本发明实施例片上型四端口射频器件射频测试的去嵌方法包括如下步骤步骤一、在形成四端口射频器件的硅片上形成两端口去嵌结构；如图4所示，形成两端口去嵌结构方法为在版图设计时，在所述四端口射频器件的参考面(图4中未示出) 和所述两端口去嵌结构的两个测试压焊块即图4中信号所示区域之间各形成一段引线即图4中分别和信号区域块相连接的两个L型区域块，形成的所述两段引线即图4所示的两个L型区域块结构相同，将所述两段引线进行级联即将图4所示的两个L型区域块相连接， 形成所述两端口去嵌结构。由于如图4所示的两端口去嵌结构在版图结构上是对称的，所以根据高频网络理论，可视为典型的两端口网络。如图5所示，是如图4所示的两端口去嵌结构抽象为两端口网络的示意图。图5中端口 1、端口 2分别代表一个所述两端口去嵌结构的测试压焊块即图4中信号所示区域，图5中的下方为标示的两个接点都为地端口。其中，A，B, C支路的导纳值即分别为YA、YB, YC均可由两端口网络的Y参数推导而得，其中Y参数即为两端口网络的射频参数，为一 2X2矩阵，包括Y11、Y12、Y21、Υ22四个矩阵元素，上述推导公式为Ya= (Yn+Yi2)/2.......................................(1)
YB = "(Υ21+Υ12)/2.......................................... O)Yc = (Y22+Y21) /2.......................................... (3)。步骤二、分别对所述四端口射频器件和所述两端口去嵌结构进行射频测试，得到所述四端口射频器件的射频测试值和所述两端口去嵌结构的射频测试值，再利用射频去嵌算法和上述两个射频测试值得到所述四端口射频器件的射频参数。所述射频去嵌算法为， 利用如下公式计算得到YDUT = [ (Y4P0RT-YP*I) I ]其中YP= [Y2P0RTn+Y2P0RT12+Y2P0RT21+Y2P0RT22]/4ZP = -[Y2P0RT12+Y2P0RT21]_1上述公式中WPORT为所述四端口射频器件的射频测试值，为一 4X4矩阵；所述 Y2P0RT为所述两端口去嵌结构的射频测试值，为一 2X2矩阵，Y2P0RTn、Y2P0RT12、Y2P0RT21、 Y2P0RT22分别为Y2P0RT矩阵的各元素值；所述I为4X4单元矩阵；所述YDUT为所述四端口射频器件的射频参数。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种片上型四端口射频器件射频测试的去嵌方法，其特征在于，包括如下步骤 步骤一、在形成四端口射频器件的硅片上形成两端口去嵌结构；形成方法为在版图设计时，在所述四端口射频器件的参考面和所述两端口去嵌结构的两个测试压焊块之间各形成一段引线，形成的所述两段引线结构相同，将所述两段引线进行级联，形成所述两端口去嵌结构；步骤二、分别对所述四端口射频器件和所述两端口去嵌结构进行射频测试，得到所述四端口射频器件的射频测试值和所述两端口去嵌结构的射频测试值，再利用射频去嵌算法和上述两个射频测试值得到所述四端口射频器件的射频参数。
2.一种片上型四端口射频器件射频测试的去嵌方法，其特征在于所述射频去嵌算法为，利用如下公式计算得到YDUT = [ (Y4P0RT-YP* I) ^1-ZP* I ]其中YP = [Y2P0RTn+Y2P0RT12+Y2P0RT21+Y2P0RTj/4ZP = -[Y2P0RT12+Y2P0RT21]_1上述公式中WPORT为所述四端口射频器件的射频测试值，为一 4X4矩阵；所述 Y2P0RT为所述两端口去嵌结构的射频测试值，为一 2X2矩阵，Y2P0RTn、Y2P0RT12、Y2P0RT21、 Y2P0RT22分别为Y2P0RT矩阵的各元素值；所述I为4X4单元矩阵；所述YDUT为所述四端口射频器件的射频参数。
全文摘要
本发明公开了一种片上型四端口射频器件射频测试的去嵌方法，包括步骤步骤一、在形成四端口射频器件的硅片上形成两端口去嵌结构；形成方法为在版图设计时，在所述四端口射频器件的参考面和所述两端口去嵌结构的两个测试压焊块之间各形成一段引线，形成的所述两段引线结构相同，将所述两段引线进行级联，形成所述两端口去嵌结构。步骤二、分别对四端口射频器件和述两端口去嵌结构进行射频测试，再利用射频去嵌算法得到所述四端口射频器件的射频参数。本发明能节省去嵌结构的版图面积、和节约相应的技术开发成本。同时，由于本发明去嵌结构只需要进行两端口射频测试，能使整个去嵌过程变得更为方便和高效。
文档编号G01R31/26GK102313862SQ20101022157
公开日2012年1月11日 申请日期2010年7月8日 优先权日2010年7月8日
发明者周天舒 申请人:上海华虹Nec电子有限公司