专利名称：一种集成电路的制作方法
技术领域：
本实用新型涉及集成电路，具体地说涉及JTAG接口。
背景技术：
JTAG(JointTestActionGroup ；联合测试行动小组)接口是由IEEE标准所定义的一组接口，当前大部分的芯片都支持该协议用于芯片的测试，包括对芯片存储器的访问，对可配置电路进行配置等功能。JTAG的基本原理是在器件内部定义一个TAP (Test Access Port ；测试访问口)通过专用的JTAG测试工具对进行内部节点进行测试。现在，JTAG接口还常用于实现ISPan-System Programmable ；在线编程)，对闪存FLASH等器件进行编程。在实际应用中，JTAG控制器遵循特定的标准，只要了解内部所用到的寄存器以及所使用的命令就可以完成整个芯片的操作，这对于芯片的保密有很大的威胁。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。然而，当芯片内部实现的多个JTAG模块通过JTAG接口级联时，如果单纯的把某一个模块通过保密指示信号屏蔽掉，则会出现级联的其它模块无法再通过JTAG接口访问，如果把某一个模块通过保密指示信号绕开(bypass)，则会导致级联的JTAG模块数目变动，这对芯片的验证以及外部控制器设计都增加了很大的难度。

实用新型内容本实用新型的目的是提供能够克服以上缺点的集成电路。根据本实用新型的第一方面，提供一种集成电路。该集成电路包括通过JTAG接口级联的第一和第二 JTAG控制电路，还包括虚拟JTAG控制电路、第一选择模块和第二选择模块，其中第一 JTAG控制电路的TDO输出信号输入虚拟JTAG控制电路的TDI输入端和第一选择模块的第一输入端；数值恒定的信号输入第一选择模块的第二输入端；第一选择模块的输出信号输入第二 JTAG控制电路的TDI输入端；虚拟JTAG控制电路的TDO输出信号和第二 JTAG控制电路的TDO输出信号分别输入第二选择模块的第二输入端和第一输入端， 第二选择模块的输出信号作为共同的TDO输出信号；其中，第一选择模块和第二选择模块在有效的选择信号作用下分别选通其各自的第一输入端的信号，在无效的选择信号的作用下分别选通其各自的第二输入端的信号。根据本实用新型的另一方面，提供一种集成电路。该集成电路包括通过JTAG接口级联的第一和第二 JTAG控制电路，所述集成电路包括虚拟JTAG控制电路和选择电路，其中在选择信号有效时，选择电路选择虚拟JTAG，将其和第一 JTAG控制电路级联，第二 JTAG控制电路被绕开；在选择信号无效时，第一 JTAG控制电路和第二 JTAG控制电路级联。

下面将参照附图对本实用新型进行更详细的说明，其中[0010]图1是根据本实用新型实施例的包含JTAG链的集成电路的示意图。
具体实施方式
图1是根据本实用新型实施例的包含JTAG链的集成电路的示意图。如图1所示， 集成电路包括两个真实的JTAG控制电路，JTAG模块Dl和D2。左侧的四根信号线是JTAG 协议所规定的信号，分别是时钟输入信号TCK、模式选择信号TMS、测试数据输入TDI和测试数据输出TDO。JTAG模块Dl和D2通过JTAG接口串联。具体地说，来自外部的时钟输入信号TCK和模式选择信号TMS分别输入JTAG模块Dl和D2的各自输入端，即TCK和TMS输入端。来自外部的数据输入信号TDI输入JTAG模块Dl的TDI输入端，而JTAG模块Dl的输出端则耦合到JTAG模块D2的输入端TDI。根据本实用新型，集成电路还包括一个虚拟的JTAG模块V。模块V是利用JTAG协议进行虚拟的一个简化JTAG控制电路，可以利用硬件实现。模块V可以完成最基本的JTAG 功能，所占用的面积很小，不会影响整个芯片的布局规划。在JTAG模块Dl的TDO输出端和JTAG模块D2的输入端TDI的耦合中，引入了一个多路选择器10。多路选择器10的输入端之一连接至JTAG模块Dl的TDO输出端，其另一个输入端则输入固定信号。在一个例子中，该固定信号是二进制的且取值1。多路选择器 10的输出端连接至JTAG模块D2的TDI输入端。多路选择器10的控制位prot_f Iagn是保密指示位，可以来自于内部非易失存储器，可以是芯片的输入，也可以是内部的其他保密控制电路来产生。JTAG模块Dl的TDO输出端还耦合到虚拟JTAG模块V的TDI输入端。此外，在JTAG模块D2的TDO输出端和最后的输出信号TDO之间，引入了一个多路选择器20。多路选择器20的输入端之一连接至JTAG模块D2的TDO输出端，其另一个输入端则连接至JTAG模块V的TDO输出端。多路选择器20的输出端连接至最后的输出信号 TDO。多路选择器20的控制位prot_flagn和多路选择器10 —致。当prot_flagn有效时，多路选择器10选通来自JTAG模块Dl的输出信号TD0，同时多路选择器20选通来自 JTAG模块D2的输出信号TD0，模块Dl和D2通过JTAG接口级联，外部可以通过JTAG接口对模块D2进行访问和测试。当prot_flagn无效时，多路选择器10不选通来自JTAG模块Dl的输出信号TD0， 而代之以恒定的高电平信号，JTAG模块D2在该高电平信号的作用下处于空闲状态；同时多路选择器20选通来自虚拟JTAG模块V的输出信号TDO。也就是说，模块Dl和V通过JTAG 接口进行级联，模块D2被绕开，所以通过JTAG接口对模块D2的所有操作都转移到模块V， 这样就达到了对模块D2的保护如此即完成了对D2的保密工作，同时也保证了级联的JTAG模块数目不会变化。显而易见，在此描述的本实用新型可以有许多变化，这种变化不能认为偏离本实用新型的精神和范围。因此，所有对本领域技术人员显而易见的改变，都包括在本权利要求书的涵盖范围之内。
权利要求1.一种集成电路，其特征在于包括通过联合测试行动小组JTAG接口级联的第一和第二 JTAG控制电路，还包括虚拟JTAG控制电路、第一选择模块和第二选择模块，其中第一 JTAG控制电路的测试数据输出TDO输出信号输入虚拟JTAG控制电路的测试数据输入TDI 输入端和第一选择模块的第一输入端；数值恒定的信号输入第一选择模块的第二输入端； 第一选择模块的输出信号输入第二 JTAG控制电路的TDI输入端；虚拟JTAG控制电路的TDO 输出信号和第二 JTAG控制电路的TDO输出信号分别输入第二选择模块的第二输入端和第一输入端，第二选择模块的输出信号作为共同的TDO输出信号；其中，第一选择模块和第二选择模块在有效的选择信号作用下分别选通其各自的第一输入端的信号，在无效的选择信号的作用下分别选通其各自的第二输入端的信号。
2.一种集成电路，其特征在于包括通过JTAG接口级联的第一和第二JTAG控制电路，所述集成电路包括虚拟JTAG控制电路和选择电路，其中在选择信号有效时，选择电路选择虚拟JTAG，将其和第一 JTAG控制电路级联，第二 JTAG控制电路被绕开；在选择信号无效时， 第一 JTAG控制电路和第二 JTAG控制电路级联。
专利摘要根据本实用新型，提供一种集成电路。该集成电路包括通过JTAG接口级联的第一和第二JTAG控制电路，所述集成电路包括虚拟JTAG控制电路和选择电路，其中在选择信号有效时，选择电路选择虚拟JTAG，将其和第一JTAG控制电路级联，第二JTAG控制电路被绕开；在选择信号无效时，第一JTAG控制电路和第二JTAG控制电路级联。如此即完成了对第二JTAG控制电路的保密工作，同时也保证了级联的JTAG模块不会变化。
文档编号G01R31/3185GK202083778SQ20112013282
公开日2011年12月21日 申请日期2011年4月29日 优先权日2011年4月29日
发明者朱建彰, 李大伟, 王强, 王潘丰, 邹丽娜 申请人:京微雅格(北京)科技有限公司