专利名称：全集成数字温度传感器的制作方法
技术领域：
本发明涉及一种温度测量技术，尤其为温度补偿晶体的温度检测电路。
背景技术：
数字化、智能化、集成化和标准化已成为当今温度传感器技术发展的主流。传统的 由非集成工艺制作的信号单元、信号调理电路、微处理器和总线组合构成的系统是实现智 能传感器的最快捷方案，然而，显然这种方案带来高成本不适合当今竞争异常激烈的无线 通信应用中，而采用高集成度、低成本化的标准CMOS技术实现是其发展的必然方向，并且 愈来愈多的温度传感器采用数字输出，作为温度显示接口的输入或其它功能模块的信号输 入，不但实现了技术成熟的数字信号调理方式，而且提高了系统集成度，降低了成本，更具 竞争优势。温度传感技术的一个很重要领域是温度补偿晶体的实现。众所周知，晶体振荡器 又称石英晶体谐振器由于具有良好的频率稳定性而一直作为主要的精确频率源来使用。同 时，随着便携式电子产品如通讯设备等的飞速发展，对频率源的精确性提出越来越高的要 求，例如，无线通信中频率合成器的时钟参考输入在其工作温度范围内不够精确，会使频率 合成器输出噪声性能降低和增加稳定时间等。然而，由于晶体本身所固有的温度特性，其振 荡频率随温度变化呈近似的三次曲线关系(对于常用的AT切割型晶体来说)，影响其应用 的温度范围，成为制约其应用的重要因素。因此为在较宽温度范围内获得更高稳定性的精 确频率源(如精度小于lOppm，ppm为每百万分之一)，通常需要对其进行温度补偿。晶体的频率温度补偿主要通过改变振荡电路中变容管的控制电压使其电容大小 发生变化，进而改变频率大小，这里变容管的控制电压通常称为补偿电压，它是来自温度传 感电路的信号，与温度成一定的比例关系(例如，对于AT切割型的晶体来讲，它与温度呈近 似的三次函数关系)。图1为常见的补偿晶体的基本示意框图。图1中感温单元通常为模 拟电路，实现方法主要有三种1)由于PN结电压在较宽的温度范围内与温度呈近似的线性 关系，因而通常用PN结电压或与其相关的模拟信号如与温度成正比(PTAT)的电流来得到 感温信号；2)利用M0S管的阈值电压与温度成近似的线性关系生成感温信号，通常其温度 线性范围比PN结窄，不适用工作温度较宽的应用；3)采用热敏电阻通常最简捷，但在大都 数IC工艺里实现温度线性度良好的热敏电阻不太容易，即使能够实现，其成本也相对提高 很多。在以上三种方法中，通常采用由PN结电压转换成的PTAT电流作为感温信号，因为其 与温度的线性度比PN电压更好，并且衬底PN结相比横向PN结具有更小的压敏系数，更适 合作感温元件，显然易见，标准CMOS工艺正好能够提供这种器件。然而，这三种方法实现得 到绝对精度很大程度上都与工艺误差有关，如果要得到较好的绝对精度，需要设法消除工 艺的离散性带来的影响，如采用动态电流匹配技术减小工艺偏差对PTAT电流的影响，而这 必然会增加了电路的设计复杂性和提高了系统成本。通常，感温信号需转换成数字信号，送 到可编程只读存储器(EER0M)电路中，查找补偿系数，再经由三次函数发生器得到补偿电 压。将感温信号转换成数字信号的功能由图1中的A/D转换电路完成。如图1中虚线框所示，偏置电路、感温单元、A/D转换电路和编码电路实际上构成了一个数字温度传感器，它将 温度信号转换成数字信号以供给其它电路处理。通常，A/D转换电路采用了模拟电压比较 器，对模拟电压比较参考电压精度要求高。此参考电压需要工艺补偿和温度补偿来实现高 精度，如采用斩波技术(CHOP)减小电压基准电路中运放的失调、增加二阶或更高阶温度补 偿电路和采用修调技术获得精确的电压等，显然这增加设计的难度。另外，若要提高温度传 感器的精度需要增加A/D转换电路的输出位数，导致需要使用更多的模拟电压比较器，大 大地增加了芯片面积，提高了系统成本。由于感温信号是个低频信号，采用E A-ADC能够 提高温度传感器的精度，但这大大增加了设计复杂性，增加了功耗。SAR(successive approximation register)胃夕去力 ^ 胃夕去。

发明内容
为了解决上述的技术问题，本发明的目的是提供一种新型的温度传感器方案，实 现了与标准CMOS工艺兼容、低成本的全集成数字温度传感器。本发明解决其技术问题所采用的技术方案是全集成数字温度传感器，包括一用于消除温度延迟链最小延迟影响的时间偏移矫 正电路和一时间比较器，所述时间偏移矫正电路的输出端分别连接有一与温度有关的温度 延迟链和一与温度基本无关的可调参考延迟链，所述温度延迟链的输出端和可调参考延迟 链的输出端分别与时间比较器的输入端连接，所述可调参考延迟链的另一输入端连接有一 电流基准电路，所述时间比较器的输出端连接有SAR控制逻辑，所述SAR控制逻辑的一输出 端与可调参考延迟链的输入端连接并用于延迟设置，所述SAR控制逻辑的另一输出端与时 间偏移矫正电路的输入端相连接，所述SAR控制逻辑的另一输入端连接有时钟CK信号。进一步，所述温度延迟链包括M个串联的反相器，其中M为正偶数，所述M个串联 的反相器的输出端连接有N个串联的两数据输入端相连接的双路选择器，其中N代表的数 量为与参考延迟链中双路选择器的数量相等，所述N个双路选择器的数据选择输入端都接 高电平VDD，所述第N个双路选择器的输出端连接有一缓冲器，所述缓冲器由两个反相器串 联构成。进一步，所述可调参考延迟链包括N组串联的可调参考延迟模块，所述每一组可 调参考延迟模块都包括一双路选择器，所述双路选择器的一数据输入端不设延迟与上一组 的输出端连接，所述双路选择器的另一数据输入端通过可调参考延迟单元再与上一组的输 出端连接，所述双路选择器的数据选择输入端与SAR控制逻辑的一输出位连接，所述第1组 可调参考延迟单元为2°个串联的参考延迟电路，第2组可调参考延迟单元为21个串联的参 考延迟电路，第N组可调参考延迟单元为2N_i个串联的参考延迟电路，所述第N组可调参考 延迟模块的输出端连接有一缓冲器。进一步，所述参考延迟电路包括PM0S(P1、P2、P3)、NMOS(NU N2、N3)和电容 ((1、〔2)，所述？1 5( 1)的源极接电源VDD、栅极接信号Pb、漏极连接PM0S(P2)的源极和 PMOS (P3)的源极，所述NMOS (N1)的源极接地、栅极接信号Nb、漏极连接NMOS (N2)的源极和 NMOS (N3)的源极，所述PMOS (P2)和NMOS (N2)的栅极相连并连接信号CLK，所述PMOS (P2) 和NM0S(N2)的漏极相连并与电容C1的一端、PMOS (P3)的栅极和NMOS (N3)的栅极相连，所 述PM0S(P3)的漏极和NMOS (N3)的漏极相连并连接电容C2的一端、信号CLK_DELAY，所述电容C1、C2的另一端接地。更进一步，所述电容C1和电容C2的电容大小相等。进一步，所述时间偏移矫正电路包括上升沿触发的D型触发器(DEF1)和下降沿触 发的D型触发器(DEF2)，所述两个触发器的D输入端相连并连接到电源VDD，所述两个触发 器的时钟端相连并连接到SAR控制逻辑的输出端，所述上升沿触发的D型触发器(DEF1)的 输出端与温度延迟链的输入端连接，所述下降沿触发的D型触发器(DEF2)的输出端与可调 参考延迟链的输入端连接。进一步，所述SAR控制逻辑的输出为控制N个双路选择器的选通的数字控制信号 矢量D^. . . DN_i，首先使DN_i为1，其余数字信号位都为0，则只有第N组可调参考延迟模块 接入延迟主通路，通过时间比较器进行比较，若此时可调参考延迟链的延迟大于温度参考 延迟链延迟，将DN_i置为0，否则保留，这样依次将Dn_2、Dn_3。。。队进行同样的操作，最终得 到的信号矢量肌Dh值即为所求。本发明的有益效果是本发明与标准CMOS工艺兼容，可实现全集成，不但降低了 全集成数字温度传感器的芯片成本，而且实现更简单可靠，可实现高精度的温度测量。


下面结合附图和实施例对本发明作进一步说明。图1是传统的温度补偿晶体基本示意框图；图2是本发明数字温度传感器电路框图；图3是本发明可调延迟链电路框图；图4是本发明参考延迟电路图；图5是本发明时间偏移矫正电路图。
具体实施例方式参照图2，全集成数字温度传感器，包括一用于消除温度延迟链最小延迟影响的时 间偏移矫正电路和一时间比较器，所述时间偏移矫正电路的输出端分别连接有一与温度有 关的温度延迟链和一与温度基本无关的可调参考延迟链，所述温度延迟链的输出端和可调 参考延迟链的输出端分别与时间比较器的输入端连接，所述可调参考延迟链的另一输入端 连接有一电流基准电路，所述时间比较器的输出端连接有SAR控制逻辑，所述SAR控制逻辑 的一输出端与可调参考延迟链的输入端连接并用于延迟设置，所述SAR控制逻辑的另一输 出端与时间偏移矫正电路的输入端相连接，所述SAR控制逻辑的另一输入端连接有时钟CK 信号。进一步，所述温度延迟链包括M个串联的反相器，其中M为正偶数，所述M个串联 的反相器的输出端连接有N个串联的两数据输入端相连接的双路选择器，其中N代表的数 量为与参考延迟链中双路选择器的数量相等，所述N个双路选择器的数据选择输入端都接 高电平VDD，所述第N个双路选择器的输出端连接有一缓冲器，所述缓冲器由两个反相器串 联构成。温度延迟链的N个串联的双路选择器用来抵消参考延迟链中双路选择器的延迟影 响，温度延迟链中的缓冲器用来抵消参考延迟链中缓冲器的延迟影响。进一步参照图3，所述可调参考延迟链包括N组串联的可调参考延迟模块，所述每一组可调参考延迟模块都包括一双路选择器，所述双路选择器的一数据输入端不设延迟与 上一组的输出端连接，所述双路选择器的另一数据输入端通过可调参考延迟单元再与上一 组的输出端连接，所述双路选择器的数据选择输入端与SAR控制逻辑的一输出位连接，所 述第1组可调参考延迟单元为2°个串联的参考延迟电路，第2组可调参考延迟单元为21个 串联的参考延迟电路，第N组可调参考延迟单元为2N_i个串联的参考延迟电路，所述第N组 可调参考延迟模块的输出端连接有一缓冲器。进一步参照图4，所述参考延迟电路包括？1 5( 1、？2、？3)、匪05(附、拟州3)和电 容((1丄2)，所述？1 5( 1)的源极接电源VDD、栅极接信号Pb、漏极连接PM0S(P2)的源极和 PM0S(P3)的源极，所述NMOS(m)的源极接地、栅极接信号Nb、漏极连接NM0S(N2)的源极和 NMOS (N3)的源极，所述PMOS (P2)和NMOS (N2)的栅极相连并连接信号CLK，所述PMOS (P2) 和NM0S(N2)的漏极相连并与电容C1的一端、PMOS (P3)的栅极和NMOS (N3)的栅极相连，所 述PM0S(P3)的漏极和NMOS (N3)的漏极相连并连接电容C2的一端、信号CLK_DELAY，所述电 容C1、C2的另一端接地。更进一步，所述电容C1和电容C2的电容大小相等。进一步参照图5，所述时间偏移矫正电路包括上升沿触发的D型触发器(DEF1)和 下降沿触发的D型触发器(DEF2)，所述两个触发器的D输入端相连并连接到电源VDD，所述 两个触发器的时钟端相连并连接到SAR控制逻辑的输出端，所述上升沿触发的D型触发器 (DEF1)的输出端与温度延迟链的输入端连接，所述下降沿触发的D型触发器(DEF2)的输出 端与可调参考延迟链的输入端连接。进一步，所述SAR控制逻辑的输出为控制N个双路选择器的选通的数字控制信号 矢量D^. . . DN_i，首先使DN_i为1，其余数字信号位都为0，则第N组可调参考延迟模块接入 延迟主通路，通过时间比较器进行比较，若此时可调参考延迟链的延迟大于温度参考延迟 链延迟，将DN_i置为0，否则保留，这样依次将Dn_2、Dn_3。。。队进行同样的操作，最终得到的 信号矢量DA Dh值即为所求。作为优选的实施方式，下面进一步详细举例陈述本发明方案温度延迟链生成温度延迟信号，其延迟与温度近似成正比关系，不同的延迟代表 不同的温度；可调参考延迟链生成参考延迟信号，它是由参考延迟电路和双路选择器组合 单元级连而成，每个组合单元由(N为大于0的正整数)参考延迟电路和1个双路选择器 并联构成，即第1个组合单元为1个参考延迟电路和1个双路选择器并联、第2个组合单元 为2个参考延迟电路和1个双路选择器并联、第3个组合单元为4个参考延迟电路和1个 双路选择器并联等，这些组合单元串连在一起构成了可调参考延迟链。参考延迟电路的延 迟基本与工艺、温度无关，通过组合单元中的双路选择器来控制该组合单元中的参考延迟 是否接入提供延迟时间的主通路中，从而输出各种的参考延迟，实现可调节。例如一个参 考延迟电路的延迟为t，第1个组合单元的参考延迟选通接入延迟主通路中，其余N-1个组 合单元的参考延迟都未接入延迟主通路，则可调参考延迟链的延迟时间为t (这里暂时忽 略双路选择器延迟时间)；同样地，若第1个组合单元的参考延迟和第3个组合单元的参考 延迟同时选通接入延迟主通路中，其余N-2个组合单元的参考延迟都未接入延迟主通路， 则可调参考延迟链的延迟时间为t+22t即5t。N个组合单元产生2N个延迟时间。每个双路 选择器由一位数字信号控制。在某一温度下，温度延迟链的延迟时间是一定的，与该温度相对应，不断的改变N位数字信号，使可调参考延迟链的延迟尽量接近温度延迟链的延迟，当 它们基本一致时，此时的N位数字控制信号的值代表了该温度，从而实现了温度的数字化 表示。使可调参考链延迟接近温度延迟链延迟得到N位数字控制信号值的过程采用SAR算 法。SAR算法基本过程是数字控制信号矢量D^. . . DN_i控制N个双路选择器的选通，首先使 为1，其余数字信号位都为0，则只有第N个组合单元的参考延迟接入延迟主通路，通过 时间比较器进行比较，若此时可调参考延迟链的延迟大于温度参考延迟链延迟，将DN_i置为 0，否则保留。这样依次将Dn_2、Dn_3。。。队进行同样的操作，最终得到的信号矢量D0D1 . . DN1 值即为所求。图1中虚线框中各模块实际上构成了一个传统的数字温度传感器方案，其中偏置 电路和感温单元为模拟电路，A/D转换电路通常也由模拟电压比较器构成。该方案成本较高。图2所示实施例是本文要阐述的新型数字温度传感器方案。温度延迟链生成与温 度近似成正比的温度延迟信号，主要由许多温度延迟单元级连(正偶数个反相器串联)构 成，并串连了与可调延迟链中一样的N个双路选择器，以抵消可调延迟链中N个双路选择器 带来的延迟影响。图3为本实施例中的可调延迟链，每个组合单元由2M(N为大于0的正整数)参 考延迟电路和双路选择器组合而成，各组合单元级连形成可调延迟链。图4所示的参考延迟电路的延迟基本与工艺和温度无关，当时钟CLK由低电平向 高电平转换，N2管导通，P2管关断，电容C1放电，其电压下降到某一电平时，P3管导通，N3 管关断，电容C2充电，其电压上升。整个过程的充放电时间与电流和电容大小有关，而电流 和电容的精准度可以做到较高，从而使延迟基本与工艺和温度无关。由于温度延迟链的延 迟不可能为0，通常存在较大的最小延迟，而为了抵消这个最小延迟需要在可调参考延迟链 中加入相同延迟大小的参考延迟链，但这会增加较大的面积。为解决这个问题，在本实施例中采用了时间偏移矫正电路，如图5所示，DFF1和 DFF2分别由时钟上升沿和下降沿触发，它们的时钟信号都接启动信号，启动信号的脉宽与 时间偏差大小相同，那么两个触发器输出信号的上升沿具有与时间偏差一样大小的延迟， 这两个输出信号分别加到温度延迟链和可调参考延迟链的输入，从而消除了温度延迟链最 小延迟的影响。SAR控制逻辑主要由循环计数器和复位逻辑组成，在时钟信号的作用下，循 环计数器为双路选择器提供数字控制信号，如N为4，则循环计数器输出“ 1000”、“0100”、 “0010”、“0001”。复位逻辑则决定循环计数器各个输出位是按逻辑1或0锁存到临时寄存 器中。例如tl时刻，循环计数器开始新一轮计数，输出“1000”为双路选择器提供数字控 制信号，可调参考延迟链产生与“1000”相对应的延迟信号，与温度延迟信号一起送到时间 比较器，若可调参考延迟信号延迟大于温度信号延迟信号，则时间比较器输出高电平信号， 并送给复位逻辑，则复位逻辑将“ 1000”中的逻辑“ 1 ”变为逻辑“0”，同时保存到该位对应临 时寄存器中；若可调参考延迟信号延迟小于或等于温度信号延迟信号，则时间比较器输出 低电平信号，复位逻辑不操作，同时将逻辑“1”送到该位对应临时寄存器中。同样地，对于 循环计数器依次输出“0100”、“0010”、“0001”，其操作过程依此类推。当循环计数器计数结 束时，临时寄存器中的值被锁存到输出寄存器中。接着开始新一轮循环计数。此时输出寄 存器中的值代表相应的温度值，准确地说，应该是与该温度能够最接近的值。因为可调参考延迟链的延迟是特定的离散值，最小延迟变化值为参考延迟电路的延迟大小，而温度延迟 信号的延迟变化大小可以是无穷小，当温度延迟信号和参考延迟信号的延迟差小于一个参 考延迟电路的延迟大小时，时间比较器不能准确分辨出来，因此，理论上来说，数字输出信 号所代表的温度值与实际的温度值存在的最大误差为一个参考延迟电路延迟大小。因此， 数字输出信号位数N值越大，参考延迟电路延迟越小，则数字温度传感器精度越高。时间比 较器功能比较简单，即比较两个延迟信号的延迟大小，通过一个简单的D型触发器由参考 延迟信号的上升沿对温度延迟信号进行采样，可以实现此功能。 以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施 例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替 换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。
权利要求
全集成数字温度传感器，其特征在于包括一用于消除温度延迟链最小延迟影响的时间偏移矫正电路和一时间比较器，所述时间偏移矫正电路的输出端分别连接有一与温度有关的温度延迟链和一与温度基本无关的可调参考延迟链，所述温度延迟链的输出端和可调参考延迟链的输出端分别与时间比较器的输入端连接，所述可调参考延迟链的另一输入端连接有一电流基准电路，所述时间比较器的输出端连接有SAR控制逻辑，所述SAR控制逻辑的一输出端与可调参考延迟链的输入端连接并用于延迟设置，所述SAR控制逻辑的另一输出端与时间偏移矫正电路的输入端相连接，所述SAR控制逻辑的另一输入端连接有时钟CK信号。
2.根据权利要求1所述的全集成数字温度传感器，其特征在于所述温度延迟链包括M个串联的反相器，其中M为正偶数，所述M个串联的反相器的输出端连接有N个串联的两 数据输入端相连接的双路选择器，其中N代表的数量为与参考延迟链中双路选择器的数量 相等，所述N个双路选择器的数据选择输入端都接高电平VDD，所述第N个双路选择器的输 出端连接有一缓冲器，所述缓冲器由两个反相器串联构成。
3.根据权利要求1所述的全集成数字温度传感器，其特征在于所述可调参考延迟链 包括N组串联的可调参考延迟模块，所述每一组可调参考延迟模块都包括一双路选择器， 所述双路选择器的一数据输入端不设延迟与上一组的输出端连接，所述双路选择器的另一 数据输入端通过可调参考延迟单元再与上一组的输出端连接，所述双路选择器的数据选择 输入端与SAR控制逻辑的一输出位连接，所述第1组可调参考延迟单元为2°个串联的参考 延迟电路，第2组可调参考延迟单元为21个串联的参考延迟电路，第N组可调参考延迟单元 为个串联的参考延迟电路，所述第N组可调参考延迟模块的输出端连接有一缓冲器。
4.根据权利要求1所述的全集成数字温度传感器，其特征在于所述时间偏移矫正电 路包括上升沿触发的D型触发器(DEFl)和下降沿触发的D型触发器(DEF2)，所述两个触发 器的D输入端相连并连接到电源VDD，所述两个触发器的时钟端相连并连接到SAR控制逻辑 的输出端，所述上升沿触发的D型触发器(DEFl)的输出端与温度延迟链的输入端连接，所 述下降沿触发的D型触发器(DEF2)的输出端与可调参考延迟链的输入端连接。
5.根据权利要求1所述的全集成数字温度传感器，其特征在于所述SAR控制逻辑的 输出为控制N个双路选择器的选通的数字控制信号矢量DciD1-Dim，首先使Dim为1，其余数 字信号位都为0，则只有第N组可调参考延迟模块接入延迟主通路，通过时间比较器进行比 较，若此时可调参考延迟链的延迟大于温度参考延迟链延迟，将Dim置为0，否则保留，这样 依次将D1^DwDtl进行同样的操作，最终得到的信号矢量DA··· Dim值即为所求。
全文摘要
本发明公开了一种全集成数字温度传感器，包括一时间偏移矫正电路和一时间比较器，所述时间偏移矫正电路的输出端分别连接有一温度延迟链和一可调参考延迟链，所述温度延迟链的输出端和可调参考延迟链的输出端分别与时间比较器的输入端连接，所述可调参考延迟链的另一输入端连接有一电流基准电路，所述时间比较器的输出端连接有SAR控制逻辑，所述SAR控制逻辑的一输出端与可调参考延迟链的输入端连接，其另一输出端与时间偏移矫正电路的输入端相连接，其另一输入端连接有时钟CK信号。本发明与标准CMOS工艺兼容，可实现全集成，不但降低了芯片成本，而且实现更简单可靠。本发明作为一种全集成数字温度传感器广泛应用于温度测量过程中。
文档编号G01K7/42GK101846556SQ20101015154
公开日2010年9月29日 申请日期2010年4月14日 优先权日2010年4月14日
发明者王冬春 申请人:广州市广晟微电子有限公司