专利名称：一种针对cpu模块的测试系统的制作方法
技术领域：
本发明涉及一种针对CPU模块的测试系统，属于电子产品制造技术领域。
背景技术：
在CPU模块在制板焊接之后，需要进行全面测试，以确保所生产的CPU模块没有短路、断路等质量问题。已有CPU模块的测试方法，只能将待测CPU模块置入应用装置后，进行整机功能和性能测试。如果整机出现故障，更换CPU模块后修复，则确认原CPU模块损坏。这种测试方法，操作流程复杂，不能直接定位CPU模块上具体的故障线路、芯片损坏等质量问题，无法对焊接问题进行针对性的修复，测试效率低。当前CPU功能越来越强，CPU管脚多，CPU模块线路复杂。必须设计针对CPU模块的专用测试系统，实现快速简便的检测功能，准确定位故障问题，从而实现焊接问题修复，解决故障。同时，随之CPU性能提高，CPU具有内置或外扩的USB调试接口，电脑可以通过该接口访问CPU的状态寄存器，控制程序加载和运行，由此为设计结构简单、操作便捷的新型CPU模块测试系统，提供了技术基础。

发明内容
本发明的目的是提供一种针对CPU模块的测试系统，以解决目前由于CPU管脚多以及线路复杂等问题，导致测试操作流程复杂，不能直接定位CPU模块上具体的故障线路等问题。本发明为解决上述技术问题而提供一种针对CPU模块的测试系统，该测试系统包括
电脑测试主机，用于访问待测CPU模块上CPU的状态寄存器，控制测试程序在待测CPU上的加载和运行；
CPU模块测试装置，通过USB连接线与所述电脑测试主机相连接，用于为待测CPU模块提供电源和扩展的测试电路；
CPU模块测试接口，与所述CPU模块测试装置和待测CPU模块相连接，用于将CPU模块测试装置上的信号线与待测CPU模块的对应信号线连接起来；
所述的CPU模块测试装置包括USB调试从接口，该接口的输入通过USB连接线与所述电脑测试主机的USB接口相连，输出通过CPU模块测试接口与待测CPU模块的USB调试从口相连；电源控制电路，该电源控制电路的输入与所述USB调试从接口中的电源信号线相连，输出通过CPU模块测试接口与待测CPU模块的电源信号线相连，用于实现对电脑测试主机USB接口的保护以及为待测CPU模块提供工作电源；USB主接口测试电路、外扩总线测试电路、IO测试电路和以太网接口测试电路，它们分别与CPU模块测试接口中各自对应的信号线相连接，USB主接口测试电路、外扩总线测试电路、IO测试电路和以太网接口测试电路都由电源控制电路供电。所述的电源控制电路包括电源保护电路、DC电源转换电路、延时供电控制电路和短路报警电路，电源保护电路输入端通过USB调试从接口与5V电源信号线相连，输出连接DC电源转换电路，由DC电源转换电路转换为待测CPU模块的工作电源电压，所述的短路报警电路并联在CPU模块测试接口输入的电源信号线上。所述的延时供电控制电路包括定时器控制电路和可控的功率开关，定时器控制电路的输入端与DC电源转换电路的输出端相连，定时器控制电路的输出端用于与待测CPU模块的电源相连，定时器控制电路的控制端与CPU模块测试接口的一个IO信号线相连。所述的以太网接口测试电路包括网络变压器和可控开关，网络变压器的输入端与CPU模块测试接口的以太网信号端相连，网络变压器的发送信号端和接收信号端通过可控开关连接在一起，可控开关的控制端与CPU模块测试接口的一个IO相连。所述的USB主接口测试电路包括一个USB存储器，该USB存储器的信号线与CPU模块测试接口的USB主口信号线相连接，用于实现对待测CPU模块上的USB主接口功能的测试。所述的IO测试电路包括工作电源、一个上拉电阻和N-I个限流电阻，工作电源的输出端与DC电源转换电路的输出端相连,工作电源的正电压信号端经过一个上拉电阻和CPU模块测试接口的一个IO信号线相连，该IO信号线在经过N-I个限流电阻分别与CPU模块测试接口的其余N-I个IO信号线相连接，N是CPU模块测试接口中的IO信号线的个数。所述的CPU模块测试装置中还包括时钟后备电源测试电路，该时钟后备电源测试电路的输入端与DC电源转换的输出端相连，输出端与CPU模块测试接口的时钟后备电源信号线相连接。本发明的有益效果是本发明的测试系统包括电脑测试主机和CPU模块测试装置，电脑测试主机通过USB数据线经过CPU模块测试装置实现对待测CPU模块上CPU的状态寄存器访问和测试程序执行；CPU模块测试装置由CPU模块测试接口、USB调试从接口、电源控制电路、USB主接口测试电路、外扩总线测试电路、IO测试电路、以太网接口测试电路和时钟后备电源测试电路组成。本发明不仅实现了对CPU模块质量的测试，而且能够定位具体故障的线路和芯片位置；通过电源控制电路实现了待测CPU模块的延时上电保护和电源短路检测，从而实现检测过程的带电插拔；整个测试装置结构简单、操作便捷。


图I是本发明针对CPU模块的测试系统的结构框 图2是本发明实施例中的电源控制电路的结构框 图3是本发明实施例中IO测试电路的结构框 图4是本发明实施例中以太网接口测试电路的结构 图5是本发明实施例中针对CPU模块的测试系统的测试操作流程图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的说明。本发明实施例的总体结构框图如图I所示，该CPU模块的测试系统包括电脑测试主机和CPU模块测试装置，其中CPU模块测试装置下列的接口和电路组成。CPU模块测试接口，通过接插针与CPU模块测试装置的电源信号线、USB调试从口信号线、USB主口信号线、外扩总线信号线、IO信号线、以太网信号线、时钟后备电源信号线对应连接，并通过插座与待测CPU模块对应信号线连接起来。USB调试从接口，通过数据线连接电脑测试主机,输入连接电脑测试主机USB接口，输出连接待测CPU模块的USB调试从口信号线，用以实现对待测CPU模块上的CPU的调试模式访问。同时，USB接口的5V电源信号线，接入CPU模块测试装置的电源控制电路，为整个测试装置提供工作电源。电源控制电路，如图2所示，由电源保护电路、DC电源转换电路、延时供电控制电路、短路报警电路组成。电源保护电路输入通过USB调试从接口接入5V电源信号线，输出连接DC电源转换电路，用以保护待测CPU模块的电源。DC电源转换电路采用DC-DC变换电路，将从电源保护电路输入的5V电压信号，转换为待测CPU模块的3. 3V工作电源电压。电源控制电路中的延时供电控制电路，基于定时器和可控的功率开关组成。定时器的启动控制信号与CPU模块测试接口的一个IO信号线IOl相连接，当待测CPU模块与CPU模块测试装置的CPU模块测试接口未连接时，IOl信号为无效的高电平。当IOl信号为高电平时，定时器不启动，其输出信号控制功率开关断开，从而向待测CPU模块输出的电源信号线无电压输出。待测CPU模块通过CPU模块测试接口和CPU模块测试装置连接后，待测(PU模块加载程序前，IOl保持低电平。由此，当IOl信号从高电平变为低电平时，定时器将经过设定的时间之后再控制功率开关导通，CPU模块测试接口的电源信号线给待测CPU模块供电。这段设定的延时用于实现CPU模块和CPU模块测试装置的热插拔，避免了接口未稳定时，过早给待测CPU模块上电，造成上电时序错误，影响测试的稳定性。电源控制电路中的延时供电控制电路还用于对待测CPU模块的时钟后备电源进行测试。电脑测试主机通过设置待测CPU模块上CPU的状态寄存器，可以控制IOl切换为高电平输出，从而主动通过功率开关切断待测CPU模块供电。由于待测CPU模块断电后，IOl又恢复低电平，所以定时器将经过设定的时间再次导通功率开关，给待测CPU模块上电。待测CPU模块断电过程，如果时钟后备电源正常，则不影响时钟的继续计时。如果时钟后备电源出现断路故障，则计时复位。由此，通过比较待测CPU模块在断电前后的时钟计时值，可以检测和判断时钟后备电源部分的质量问题。电源控制电路中的短路报警电路并联接在CPU模块测试接口输入的电源信号线上。当电源信号线短路时，将控制101信号无效切断供电，并触发蜂鸣器发声报警。USB主接口测试电路，采用IG的USB存储器，该USB存储器的信号线与CPU模块测试接口的USB主口信号线相连接。待测CPU模块上的USB主接口通过写入和读取访问该USB存储器的数据，检验USB主接口的质量问题。外扩总线测试电路，采用扩展到32位地址线、32位数据线的SRAM存储电路，该存储器的总线与CPU模块测试接口的外扩总线信号线相连接。待测CPU模块上的外扩总线通过写入和读取访问该存储器的数据，检验外扩总线的质量问题。IO测试电路，电路图如图3所示，该电路与CPU模块测试接口的IO信号线相连接，其中I个IO信号线102经过330 Q上拉电阻连接工作电源3. 3V电压信号，同时该IO信号线分别经过一个限流电阻IkQ连接PA0、PA1、PA2等每条IO信号线。通过电脑测试主机控制CPU模块的和脉冲控制信号线产生周期I秒、占空比50%的秒脉冲信号，所有IO作为输入时，当秒脉冲为高时，所有IO应该输入I。当秒脉冲为低时，所有IO应该输入O。依次选择一个IO作为输出状态x=l或0，其余的做输入，并使能上拉，检验其余IO是否仍然保持为X0如果都一致，则检测正常。如果出现不一致，则检测发现CPU模块上IO走线断路或电源线的断路情况。以太网接口测试电路，结构图如图4所示，该电路由网络变压器和可控开关组成。网络变压器的输入信号线与CPU模块测试接口的以太网信号线相连接，用以实现RJ45网络接口信号驱动输出。网络变压器输出的发送信号线和接收信号线通过可控开关连接在一起。可控开关的控制端与CPU模块测试接口的一个IO信号线103相连接。103信号有效时，可控开关闭合，此时待测CPU模块的以太网接口收发闭合，如果检测程序通过以太网发送的数据与以太网接收数据相同，则检测正确。103信号无效时，可控开关断开，此时当检测程序通过以太网发送数据时，以太网有接收数据，则说明电路板上存在收发数据线短路故障。时钟后备电源测试电路，该电路输入连接DC电源转换电路的输出，输出连接CPU模块测试接口的时钟后备电源信号线。该电路主要给待测CPU模块提供时钟后备电源，配合前述电源控制电路中的延时供电控制电路，可以实现对待测CPU模块上时钟芯片和线路的检测。基于本实施例的针对CPU模块的测试操作流程如图5所示，具体测试步骤如下 步骤I :通过USB连接线连接CPU模块测试装置与电脑测试主机，运行测试软件；
步骤2 :通过CPU模块测试接口连接CPU模块测试装置和待测CPU模块；
步骤3 :等待延时供电控制电路所设定的待测CPU模块上电延时；
步骤4 :通过短路报警电路判断蜂鸣器是否鸣响，如果有鸣响表示有电源短路情况，SP可终止测试；如果蜂鸣器没有鸣响，则继续下一步检测；
步骤5 :通过测试软件控制待测CPU模块上CPU状态寄存器的访问和程序的执行，检测USB主接口、外扩总线、10、以太网、时钟以及时钟后备电源的工作是否正常；
步骤6 :测试结束，从CPU模块测试接口断开待测CPU模块。
权利要求
1.一种针对CPU模块的测试系统，其特征在于该测试系统包括 电脑测试主机，用于访问待测CPU模块上CPU的状态寄存器，控制测试程序在待测CPU上的加载和运行； CPU模块测试装置，通过USB连接线与所述电脑测试主机相连接，用于为待测CPU模块提供电源和扩展的测试电路； CPU模块测试接口，与所述CPU模块测试装置和待测CPU模块相连接，用于将CPU模块测试装置上的信号线与待测CPU模块的对应信号线连接起来； 所述的CPU模块测试装置包括USB调试从接口，该接口的输入通过USB连接线与所述电脑测试主机的USB接口相连，输出通过CPU模块测试接口与待测CPU模块的USB调试从口相连；电源控制电路，该电源控制电路的输入与所述USB调试从接口中的电源信号线相连，输出通过CPU模块测试接口与待测CPU模块的电源信号线相连，用于实现对电脑测试主机USB接口的保护以及为待测CPU模块提供工作电源；USB主接口测试电路、外扩总线测试电路、IO测试电路和以太网接口测试电路，它们分别与CPU模块测试接口中各自对应的信号线相连接，USB主接口测试电路、外扩总线测试电路、IO测试电路和以太网接口测试电路都由电源控制电路供电。
2.根据权利要求I所述的针对CPU模块的测试系统，其特征在于所述的电源控制电路包括电源保护电路、DC电源转换电路、延时供电控制电路和短路报警电路，电源保护电路输入端通过USB调试从接口与5V电源信号线相连，输出连接DC电源转换电路，由DC电源转换电路转换为待测CPU模块的工作电源电压，所述的短路报警电路并联在CPU模块测试接口输入的电源信号线上。
3.根据权利要求2所述的针对CPU模块的测试系统，其特征在于所述的延时供电控制电路包括定时器控制电路和可控的功率开关，定时器控制电路的输入端与DC电源转换电路的输出端相连，定时器控制电路的输出端用于与待测CPU模块的电源相连，定时器控制电路的控制端与CPU模块测试接口的一个IO信号线相连。
4.根据权利要求3所述的针对CPU模块的测试系统，其特征在于所述的以太网接口测试电路包括网络变压器和可控开关，网络变压器的输入端与CPU模块测试接口的以太网信号端相连，网络变压器的发送信号端和接收信号端通过可控开关连接在一起，可控开关的控制端与CPU模块测试接口的一个IO相连。
5.根据权利要求3所述的CPU模块的测试系统，其特征在于所述的USB主接口测试电路包括一个USB存储器，该USB存储器的信号线与CPU模块测试接口的USB主口信号线相连接，用于实现对待测CPU模块上的USB主接口功能的测试。
6.根据权利要求3所述的CPU模块的测试系统，其特征在于所述的IO测试电路包括工作电源、一个上拉电阻和N-I个限流电阻，工作电源的输出端与DC电源转换电路的输出端相连，工作电源的正电压信号端经过一个上拉电阻和CPU模块测试接口的一个IO信号线相连，该IO信号线在经过N-I个限流电阻分别与CPU模块测试接口的其余N-I个IO信号线相连接，N是CPU模块测试接口中的IO信号线的个数。
7.根据权利要求3所述的CPU模块的测试系统，其特征在于所述的CPU模块测试装置中还包括时钟后备电源测试电路，该时钟后备电源测试电路的输入端与DC电源转换的输出端相连，输出端与CPU模块测试接口的时钟后备电源信号线相连接。
全文摘要
本发明涉及一种针对CPU模块的测试系统，该系统包括电脑测试主机和CPU模块测试装置，电脑测试主机通过USB数据线经过CPU模块测试装置实现对待测CPU模块上CPU的状态寄存器访问和测试程序执行；CPU模块测试装置由CPU模块测试接口、USB调试从接口、电源控制电路、USB主接口测试电路、外扩总线测试电路、IO测试电路、以太网接口测试电路和时钟后备电源测试电路组成。本发明不仅实现了对CPU模块质量的测试，而且能够定位具体故障的线路和芯片位置；通过电源控制电路实现了待测CPU模块的延时上电保护和电源短路检测，从而实现检测过程的带电插拔；整个测试系统结构简单、操作便捷。
文档编号G01R31/02GK102981093SQ20121046300
公开日2013年3月20日 申请日期2012年11月16日 优先权日2012年11月16日
发明者张锦春, 庞浩, 张长江, 侯高雷, 黄明山, 陈淘, 张志颖, 耿伟鹏, 周志辉, 王振举, 歹志阳 申请人:许继集团有限公司, 河南许继仪表有限公司, 国家电网公司