专利名称：一种多通道并行隔离a/d采集处理方法
技术领域：
本发明是属于传感器测量技术领域，特别是一种多通道并行隔离A/D采集处理方法。
背景技术：
在工业控制与测量领域，尤其是过程控制、故障诊断系统和测试系统中，需要实时检测某些设备、系统或过程的多个不同物理量(如压力、温度等)。每个物理量由特定类型的传感器或变换器提供，其输出的模拟电压信号需要不同的信号调理电路参数，如增益、采样率和阻抗缓冲等。目前现有的多通道数据采集系统主要有两种实现方式一是采用多通道分时切换方式，只用一个单通道A/D转换器完成多通道数据采集，这种方式的实时性差， 无法实现多通道同时采样；二是采用多输入通道A/D转换器捕获多个被测物理量，这种方式能够实现同时采集，但是每个通道的采样率一样，不能调节，只适合所有被测物理量频率特性一致的情况。

发明内容
本发明所要解决的技术问题是针对现有技术的不足，提出一种可靠性高、实时性强、适合被测物理量频率特性不同的多通道并行隔离A/D采集处理方法。本发明所要解决的技术问题是通过以下的技术方案来实现的。本发明是一种多通道并行隔离A/D采集处理方法，其特点是，该方法的电路由输入隔离电路、信号调理电路、 数字隔离器和FPGA组成，对多通道、不同类型传感器输出的模拟电压信号进行并行输入隔离采集，每个通道输入的模拟电压信号依次通过输入隔离电路、信号调理电路和数字隔离器传送至FPGA ；每个通道的输入隔离电路与信号调理电路连接的一端的地电位相异，通道之间没有接地回路的互连；信号调理电路由增益调节电路和高精度的Σ -ΔΑ/D转换器构成，模拟电压信号经输入隔离电路后送入增益调节电路，再经Σ -ΔΑ/D转换器，转换后生成串行数字量SD0，同时输出一个串行移位时钟SCLK和转换完成标志信号READY ；串行数字量SDO经数字隔离器输出，再通过FPGA进行串并转换处理，实现多通道并行隔离A/D采集处理。本发明所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的采集处理方法，其特点是，所述的FPGA的内部电路包括输入单元、输出单元、时钟分频器、驱动器、同步信号控制逻辑、移位寄存器、锁存器和存储器；外部输入时钟CLOCK经过输入单元进入时钟分频器，再经驱动器将主时钟MCLK信号传送至输出单元，同时外部输入时钟CLOCK经过同步信号控制逻辑生成控制信号CONV传送至输出单元；每个通道的串行数字量SD0、串行移位时钟SCLK和转换完成标志信号READY依次通过移位寄存器、锁存器和存储器传送至输出单元；输入单元和输出单元完成接口处理功能；时钟分频器和驱动器用来生成每个通道Σ -ΔΑ/D转换器的主时钟MCLK，从而控制Σ -ΔΑ/D转换器的采样率；同步信号控制逻辑输出每个通道的控制信号C0NV，用来设置Σ -ΔΑ/D转换器的采样时刻；移位寄存器和锁存器共同完成串并转换处理；存储器内放置所有通道转换后的并行数据，实现与上位机的通信。本发明所述的FPGA(现场可编程门阵列)可以选用现有技术中公开的任何一种 FPGA并按现场要求配置，优选按本发明所述的FPGA配置方式。本发明中所有的器件名称、 电路名称、信号定义的缩写如无特别说明，均采用现有技术中的常规定义和解释。本发明方法的电路总体功能是实现一种多通道并行隔离A/D的采集和处理，其工作原理是针对多通道、不同类型传感器输出的模拟电压信号，设计增益、采样率等参数不同的信号调理电路，适用于传感器频率特性不同的情况。为了提高可靠性，每个通道的转换电路实施双端隔离。在每个通道的输入端设置隔离电路，每个信号调理电路的地电位不同，通道之间没有接地回路的互连，从而实现通道之间的隔离。输出端使用数字隔离器，与传统的光电耦合隔离器相比，功耗更低，体积更小，并具有双向接口，既能传输高速的转换数据和串行时钟信号，又能传输低速的控制信号。每个信号调理电路包含一个Σ -ΔΑ/D转换器， 传感器输出的模拟电压信号经隔离后送入Σ -ΔΑ/D转换器，转换后生成串行数字量SD0， 同时输出一个串行移位时钟SCLK和转换完成标志信号READY。本发明根据Σ -ΔA/D转换器的工作原理，在FPGA内部设计特定的时序控制电路， 向每个通道发送主时钟MCLK和同步控制信号C0NV，完成对Σ -Δ A/D转换器采样率和采样时刻的设置。若每个通道传感器的频率特性一致，则由FPGA发送控制信号，实现多通道数据实时的并行同步采集处理；若每个通道传感器的频率特性不一致，则由FPGA针对每个通道设置适合的采样率，并根据每个通道返回的转换完成标志信号READY，读取转换后的串行数字量SD0，进行串并转换处理，存入存储器，为了与上位机通信，根据外部接口总线不同， 设计不同接口电路，实现多道道数据的并行采集处理。与现有技术相比，本发明具有以下优点1、本发明方法采用转换电路双端隔离，可靠性高；可以有效避免破坏性噪声源的影响。2、本发明方法可以实现并行同步采集，实时性强；既能实现多通道同步采集，又能适用于被测物理量频率不一致的情况，适用范围更广。


图1是本发明的原理框图。图2是信号调理电路框图。图3是FPGA内部电路框图。
具体实施例方式以下进一步描述本发明的具体技术方案，以便于本领域的技术人员进一步地理解本发明，而不构成对其权利的限制。实施例1。参照图1-2。一种多通道并行隔离A/D采集处理方法，该方法的电路由输入隔离电路、信号调理电路、数字隔离器和FPGA组成，对多通道、不同类型传感器输出的模拟电压信号进行并行输入隔离采集，每个通道输入的模拟电压信号依次通过输入隔离电路、信号调理电路和数字隔离器传送至FPGA ；每个通道的输入隔离电路与信号调理电路连接的一端的地电位相异，通道之间没有接地回路的互连；信号调理电路由增益调节电路和高精度的Σ - Δ A/D转换器构成，模拟电压信号经输入隔离电路后送入增益调节电路，再经 Σ -ΔΑ/D转换器，转换后生成串行数字量SD0，同时输出一个串行移位时钟SCLK和转换完成标志信号READY ；串行数字量SDO经数字隔离器输出，再通过FPGA进行串并转换处理，实现多通道并行隔离A/D采集处理。 实施例2。参照图3。在实施例1所述的采集处理方法中，所述的FPGA的内部电路包括输入单元、输出单元、时钟分频器、驱动器、同步信号控制逻辑、移位寄存器、锁存器和存储器；外部输入时钟CLOCK经过输入单元进入时钟分频器，再经驱动器将主时钟MCLK信号传送至输出单元，同时外部输入时钟CLOCK经过同步信号控制逻辑生成控制信号CONV传送至输出单元；每个通道的串行数字量SD0、串行移位时钟SCLK和转换完成标志信号READY 依次通过移位寄存器、锁存器和存储器传送至输出单元；输入单元和输出单元完成接口处理功能；时钟分频器和驱动器用来生成每个通道Σ -Δ A/D转换器的主时钟MCLK，从而控制 Σ -ΔΑ/D转换器的采样率；同步信号控制逻辑输出每个通道的控制信号C0NV，用来设置 Σ -ΔΑ/D转换器的采样时刻；移位寄存器和锁存器共同完成串并转换处理；存储器内放置所有通道转换后的并行数据，实现与上位机的通信。
权利要求
1.一种多通道并行隔离A/D采集处理方法，其特征在于，该方法的电路由输入隔离电路、信号调理电路、数字隔离器和FPGA组成，对多通道、不同类型传感器输出的模拟电压信号进行并行输入隔离采集，每个通道输入的模拟电压信号依次通过输入隔离电路、信号调理电路和数字隔离器传送至FPGA ；每个通道的输入隔离电路与信号调理电路连接的一端的地电位相异，通道之间没有接地回路的互连；信号调理电路由增益调节电路和高精度的 Σ -ΔΑ/D转换器构成，模拟电压信号经输入隔离电路后送入增益调节电路，再经Σ - ΔA/D 转换器，转换后生成串行数字量SD0，同时输出一个串行移位时钟SCLK和转换完成标志信号READY ；串行数字量SDO经数字隔离器输出，再通过FPGA进行串并转换处理，实现多通道并行隔离A/D采集处理。
2.根据权利要求1所述的采集处理方法，其特征在于，所述的FPGA的内部电路包括输入单元、输出单元、时钟分频器、驱动器、同步信号控制逻辑、移位寄存器、锁存器和存储器； 外部输入时钟CLOCK经过输入单元进入时钟分频器，再经驱动器将主时钟MCLK信号传送至输出单元，同时外部输入时钟CLOCK经过同步信号控制逻辑生成控制信号CONV传送至输出单元；每个通道的串行数字量SD0、串行移位时钟SCLK和转换完成标志信号READY依次通过移位寄存器、锁存器和存储器传送至输出单元；输入单元和输出单元完成接口处理功能； 时钟分频器和驱动器用来生成每个通道Σ -ΔA/D转换器的主时钟MCLK，从而控制Σ -ΔΑ/ D转换器的采样率；同步信号控制逻辑输出每个通道的控制信号C0NV，用来设置Σ - ΔΑ/D 转换器的采样时刻；移位寄存器和锁存器共同完成串并转换处理；存储器内放置所有通道转换后的并行数据，实现与上位机的通信。
全文摘要
本发明是一种多通道并行隔离A/D采集处理方法，其特征在于，该方法的电路由输入隔离电路、信号调理电路、数字隔离器和FPGA组成，对多通道、不同类型传感器输出的模拟电压信号进行并行输入隔离采集，每个通道输入的模拟电压信号依次通过输入隔离电路、信号调理电路和数字隔离器传送至FPGA。本发明方法采用转换电路双端隔离，可靠性高；可以有效避免破坏性噪声源的影响。本发明方法可以实现并行同步采集，实时性强；既能实现多通道同步采集，又能适用于被测物理量频率不一致的情况，适用范围更广。
文档编号G01D21/02GK102192765SQ20101012116
公开日2011年9月21日 申请日期2010年3月10日 优先权日2010年3月10日
发明者寇志强, 程蜀炜, 韩彬 申请人:连云港杰瑞电子有限公司