专利名称：基于vxi接口的双通道数字信号采集装置的制作方法
技术领域：
本实用新型涉及一种数字信号采集装置，尤其涉及一种基于VXI接口的双通道数 字信号采集装置，属于一种电子信息设备领域。
背景技术：
常用数字信号采集卡通常以单独设备形式存在，体积较大，工作时需要外部供电， 采集卡只能单路采数，采集卡采集到的数字信号需通过串口或者GPIB接口传送到计算机 中。

实用新型内容所要解决的技术问题针对以上不足本实用新型提供了 一种以VXI模块(C尺寸)的形式插入VXI机箱内， 由VXI底板为采集卡供电；采集装置将要采集的数字信号采集、存储，计算机通过1394接口 读回存储的数据的数字信号采集装置。技术方案一种基于VXI接口的双通道数字信号采集装置包括I通道输入口、II通道输入口、 长线接收器、电平转换器、SRAM、FPGA模块、时钟模块、CPLD总线转换器、VXI总线、电源模 块、计算机；数字信号采集装置中I通道输入口、II通道输入口的输入差分时钟经过长线接收 器接收后，经电平转换后由FPGA模块选择、整理、延时，产生电平转换器选通信号；SRAM地 址、读写控制信号；计算机接收到键盘采集指令后，I通道输入口、II通道输入口的输入差分数据通过 长线接收器、电平转换器分别写入两片512K*16的SRAM中；偶地址存I路数据，奇地址存Q 路数据；数据采集完毕后立即通过VXI总线将暂存在SRAM中的两个通道的数据传送给计 算机；时钟模块为FPGA模块提供统一的时钟信号；CPLD总线转换器完成VXI总线到 FPGA模块的本地总线转换的功能；根据VXI总线协议，CPLD总线转换器采用VXI寄存器通 信方式与VXI接口通信，接收来自VXI接口的指令信息，通过内部编码转换成本地总线信 息，发送给FPGA模块，FPGA模块将处理结果通过本地总线返回给CPLD总线转换器，CPLD总 线转换器通过内部编码转换成VXI总线信息，发送给VXI接口；电源模块用于提供电源。有益效果本基于VXI接口的数字信号采集装置通过对相控阵雷达接收机通道中的I、Q数字 中频信号的异步采集，并对采集的数据进行预处理，经通讯接口送入主控计算机进行信号 分析，最终实现了对接收通道幅相一致性、AD特性和IQ特性的测试。
图1是本基于VXI接口的双通道数字信号采集装置的结构框图。
具体实施方式

以下结合附图和具体实施方式
对本实用新型作进一步详细地说明。如图1所示，本基于VXI接口的双通道数字信号采集装置包括I通道输入口、II通 道输入口、长线接收器、电平转换器、SRAM、FPGA模块、时钟模块、CPLD总线转换器、VXI总 线、电源模块、计算机；数字信号采集装置中I通道输入口、II通道输入口的输入差分时钟经过长线接收 器接收后，经电平转换后由FPGA模块选择、整理、延时，产生电平转换器选通信号；SRAM地 址、读写控制信号。计算机接收到键盘采集指令后，I通道输入口、II通道输入口的输入差分数据通过 长线接收器、电平转换器分别写入两片511*16的SRAM中。偶地址存I路数据，奇地址存 Q路数据。数据采集完毕后立即通过VXI总线将暂存在SRAM中的两个通道的数据传送给计 算机。PC机的控制信号包括启动采集信号、通道选择信号、延时选择信号和输出控制信号。时钟模块为FPGA模块提供统一的时钟信号。它是由外部晶振产生的时钟信号，信 号频率是50MHz。CPLD总线转换器完成VXI总线到FPGA模块的本地总线转换的功能。根据VXI总 线协议，CPLD总线转换器采用VXI寄存器通信方式与VXI接口通信，接收来自VXI接口的 指令信息，通过内部编码转换成本地总线信息，发送给FPGA模块，FPGA模块将处理结果通 过本地总线返回给CPLD总线转换器，CPLD总线转换器通过内部编码转换成VXI总线信息， 发送给VXI接口。长线接收器接收来自I通道输入口、II通道输入口的差分输入信号。其中每个通 道有16位数据差分信号，1位时钟差分信号，这些差分信号经过长线接收模块后，转换成 TTL电平信号，高电平5V，低电平0V。电平转换模块将长线接收器输出的5V信号转换为3. 3V信号，OV信号仍然转换为 OV信号，之所以需要电平转换，是由于内存和FPGA模块的IO 口只能接受最高3. 3V电平信 号，超过此电平值有可能损坏器件。电源模块用于提供电源。
权利要求1. 一种基于VXI接口的双通道数字信号采集装置，其特征在于包括I通道输入口、 II通道输入口、长线接收器、电平转换器、SRAM、FPGA模块、时钟模块、CPLD总线转换器、VXI 总线、电源模块、计算机；数字信号采集装置中I通道输入口、II通道输入口的输入差分时钟经过长线接收器接 收后，经电平转换后由FPGA模块选择、整理、延时，产生电平转换器选通信号；SRAM地址、读 写控制信号；计算机接收到键盘采集指令后，I通道输入口、II通道输入口的输入差分数据通过长线 接收器、电平转换器分别写入两片512K*16的SRAM中；偶地址存I路数据，奇地址存Q路数 据；数据采集完毕后立即通过VXI总线将暂存在SRAM中的两个通道的数据传送给计算机；时钟模块为FPGA模块提供统一的时钟信号；CPLD总线转换器完成VXI总线到FPGA模 块的本地总线转换的功能；根据VXI总线协议，CPLD总线转换器采用VXI寄存器通信方式 与VXI接口通信，接收来自VXI接口的指令信息，通过内部编码转换成本地总线信息，发送 给FPGA模块，FPGA模块将处理结果通过本地总线返回给CPLD总线转换器，CPLD总线转换 器通过内部编码转换成VXI总线信息，发送给VXI接口；电源模块用于提供电源。
专利摘要一种基于VXI接口的双通道数字信号采集装置,其数字信号采集装置中I通道输入口、Ⅱ通道输入口的输入差分时钟经过长线接收器接收后，经电平转换后由FPGA模块选择、整理、延时，产生电平转换器选通信号；SRAM地址、读写控制信号；计算机接收到键盘采集指令后，I通道输入口、Ⅱ通道输入口的输入差分数据通过长线接收器、电平转换器分别写入两片512K*16的SRAM中；数据采集完毕后立即通过VXI总线将暂存在SRAM中的两个通道的数据传送给计算机；时钟模块为FPGA模块提供统一的时钟信号；CPLD总线转换器完成VXI总线到FPGA模块的本地总线转换的功能；电源模块用于提供电源。
文档编号G01S7/40GK201909847SQ20112000840
公开日2011年7月27日 申请日期2011年1月13日 优先权日2011年1月13日
发明者叶瑞 申请人:南京国睿安泰信科技股份有限公司