专利名称：新型集成电路芯片测试机的制作方法
技术领域：
本实用新型属于集成电路芯片测试领域，尤其是一种新型集成电路芯片 测试机。
背景技术：
集成电路的设计、生产厂家在设计、生产集成电路芯片后，通常需要使 用专用的芯片测试机对集成电路芯片进行测试，以识别坏片并进行标识，只 有通过测试的集成电路芯片才能出厂销售，没有通过测试的集成电路芯片则 不能出厂，为后道工序生产创造条件。目前，国内集成电路芯片测试主要包 括集成电路芯片生产厂家自行测试和委托专业测试厂家测试两种模式。由于 国内芯片生产厂家测试能力不足，专业测试厂家稀缺，使得芯片测试成为部 分芯片产品及时投放市场的瓶颈；同时，由于芯片测试技术要求相对较高， 成本较大，而专业的芯片设计企业一般不倾向于投资购买昂贵的测试设备， 使得性价比高的自主研发的测试机、测试板卡需求应运而生。随着科学技术 的不断发展，集成电路芯片的种类繁多，既有输入/输出信号全部为一种类型 信号的集成电路芯片，如全数字信号芯片和全模拟信号芯片，也有输入/输出 信号为不同信号类型的混合信号集成电路芯片，如输入为数字信号而输出为 模拟信号的集成电路芯片，或输入为模拟信号而输出为数字信号的集成电路 芯片。现有的芯片测试机通常只能对一种类型的集成电路芯片进行测试，而 不能对多种类型的集成电路芯片进行测试，因此，造成集成电路芯片生产厂 家需要购置多种类型的芯片测试机以满足其测试需要，这势必加大了集成电 路生产厂家的设备投资，并增加了芯片测试机的运行维护成本。
发明内容
本实用新型的目地在于克服现有技术的不足，提出一种新型集成电路芯 片测试机，该芯片测试机能够对多种类型集成电路芯片进行测试，降低了集 成电路生产厂家的设备投入，并节约了设备的运行维护成本。
本实用新型解决其技术问题是采取以下技术方案实现的
一种新型集成电路芯片测试机，包括机壳及其内部的测试机主板、交流 信号卡组和直流信号卡组，交流信号卡组和直流信号卡组相互连接并分别安 装在测试机主板上，该测试机主板分别与PC控制机、被测芯片载板相连接， 其特征在于在测试机主板上还安装有数模芯片测试卡和模数芯片测试卡。
而且，所述的交流信号卡组包括主控制测试存储卡、从控制测试存储卡、主时钟发生单元卡、从时钟发生单元卡；所述的直流信号卡组包括模拟缓存 和电源监控卡、器件电源供电单元卡、测量单元卡、精密测试单元卡、参考 基准卡。
而且，所述的模拟缓存和电源监控卡还通过PHI接口与设置在机壳上的 探针/手柄相连接。
而且，所述的数模芯片测试卡上设有芯片测试电路，该电路包括第一主 板接口模块、第一译码模块、第一FPGA处理模块、第一配置芯片及模数转换 模块，第一主板接口模块通过总线与第一FPGA处理模块相连接，第一译码模 块连接在第一主板接口模块和第一 FPGA处理模块之间，第一配置芯片连接到 第一 FPGA处理模块上，第一 FPGA处理模块分别通过控制端与模数转换模块、 被测芯片载板相连接，通过数字信号输出端与被测芯片载板相连接，该被测 芯片载板的模拟信号输出端与模数转换模块的输入端相连接，被测芯片载板 的数据时钟信号及状态信号分别与第一 FPGA处理模块相连接，该模数转换模 块的控制端与被测芯片载板相连接，模数转换模块的输出端与第一 FPGA处理 模块的数字信号输入端相连接。
而且，所述的模数转换模块由2 8个模数转换子模块构成，其中每个模 数转换子模块包括采样保持电路、第一差分放大器、可控增益放大器、缓冲 器、比较器及四路模拟/数字信号转换器，被测芯片载板输出的单通道模拟信 号和双通道模拟信号分别连接到采样保持电路和第一差分放大器的输入端， 第一差分放大器的输出端与采样保持电路的另一输入端相连接，采样保持电 路的输出端及FPGA芯片输出的增益控制信号分别连接到可控增益放大器的两
个输入端，可控增益放大器的输出端分别连接到三个比较器的一输入端和缓 冲器的输入端，三个比较器的另一输入端分别与三个基准电压相连接，缓冲 器的输出端及三个比较器的输出端分别连接到四路模拟/数字信号转换器的 输入端上，该四路模拟/数字信号转换器的输出端输出四路数字信号。
而且，所述的第一 FPGA处理模块由2 8块FPGA芯片构成，其中每块FPGA 芯片内置有多路选择器、触发器、加法器、存储器、移位寄存器及译码器， 模数转换子模块生成的三个比较信号同时连接到第一多路选择器和第二多路 选择器的输入端，第一多路选择器、第二多路选择器的输出端及模数转换子 模块输出的四路数字信号分别连接到第三多路选择器的输入端，第一多路选 择器及第二多路选择器的输出端还分别连接到第一触发器和第二触发器上， 两个范围选择信号分别连接到第三触发器、第四触发器上，两个范围选择信 号还连接到译码器的两输入端及第四多路选择器的两输入端上，四个触发器 的输出端连接到第一存储器上，第三多路选择器的输出端通过移位寄存器同 时连接到第一存储器和四个加法器的第一输入端，四个加法器的另一输入端
6分别与译码器的四个输出端相连接，四个加法器的的输出端分别连接到第四 多路选择器的输入端上，该多路选择器的输出端连接到第二存储器上。
而且，所述的模数芯片测试卡上设有芯片测试电路，该电路包括第二主
板接口模块、第二译码模块、第二FPGA处理模块、第二配置芯片及数模转换 模块，第二主板接口模块通过总线与第二FPGA处理模块相连接，第二译码模 块连接在第二主板接口模块和第二 FPGA处理模块之间，第二配置芯片连接到 第二 FPGA处理模块上，第二 FPGA处理模块通过数字信号输出端与数模转换 模块的输入端相连接，通过控制端与被测芯片载板相连接，数模转换模块的 输出端与被测芯片载板的模拟信号输入端相连接，被测芯片载板的数字信号 输出端与第二 FPGA处理模块的数字信号输入端相连接。
而且，所述的第二 FPGA处理模块由2 8块FPGA芯片构成，其中每块FPGA 芯片内置有FPGA接口模块、周期信号发生器、存储器控制模块、存储器地址 模块、存储器、采样控制模块、被测芯片控制模块，系统数据通过FPGA接口 模块分别与周期信号发生器及采样控制模块的输入端相连接，周期信号发生 器还分别与外部时钟及测试卡系统时钟相连接，周期信号发生器的输出端分 别连接到存储器控制模块、存储器地址生成模块、采样控制模块上，存储器 控制模块的输出端与存储器地址生成模块相连接，存储器地址生成模块的输 出端分别与第三存储器、第四存储器、第五存储器及第六存储器相连接，第 四存储器、第五存储器以及第六存储器分别输出相位信号、高十位数字信号 及低十位数字信号并分别连接到第三存储器的输入端，采样控制模块的输出 端、测试卡系统时钟分别连接到被测芯片控制模块的输入端上，被测芯片控 制模块的控制端及数据输入端分别与被测芯片载板相连接，被测芯片控制模 块的数据输出端与第七存储器模块相连接。
而且，所述的数模转换模块由2 8个数模转换子模块构成，其中每个数 模转换子模块包括DAC转换芯片、电流电压转换模块、第五加法器、放大器、 八阶低通滤波器、可控增益选择电路及第二差分放大器，两片DAC转换芯片 的输入端分别与第二 FPGA处理模块输出的高十位数字信号和低十位数字信号 相连接，第一 DAC转换芯片的输出端通过第一电流电压转换模块连接到第五 加法器的第一输入端，第二 DAC转换芯片的输出端通过第二电流电压转换模 块连接到放大器的输入端，该放大器的输出端连接到第五加法器的第二输入 端，第五加法器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波 器的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输
入端，可控增益选择电路输出单通道模拟波形信号，可控增益选择电路还与 第二差分放大器的输入端相连接，第二差分放大器输出双通道模拟波形信号。 而且，所述的第一 FPGA处理模块和第二处理模块内的FPGA芯片均采用Xilinx的Virtex-5系列芯片，所述的第一配置芯片和第二配置芯片均采用 Xilinx的XCF08P芯片；所述的第一主板接口模块和第二主板接口模块均为四 个4X48管脚的连接器构成的接口 。 本实用新型的优点和积极效果是
1、 本芯片测试机在现有的芯片测试机内安装模数芯片测试卡和数模芯片 测试卡，增加了对模拟数字混合信号芯片及数字模拟混合信号芯片的测试功 能，扩大了芯片测试机的测试范围及功能，使用一台芯片测试机便可完成对 多种不同类型集成电路芯片的测试功能，降低了集成电路生产厂家的设备投 入。
2、 本芯片测试机的两块测试卡采用模块化设计，通过FPGA处理模块与 模数转换模块或数模转换模块的组合，实现对数字模拟混合信号芯片及模拟 数字混合信号芯片的测试功能，由于采用基于FPGA技术的处理模块，具有处 理速度快、性能稳定等特点。
3、 本芯片测试机对模拟数字混合信号芯片及数字模拟混合信号芯片的测 试功能分别采用不同的测试卡，因此，还可以根据需要进行不同的安装配置 以实现不同的功能，具有设计合理、配置灵活方便等特点，同时，便于测试 机的运行维护，节约了设备的运行维护成本。
4、 本芯片测试机的芯片测试卡可以同时对多个芯片提供测试功能，提高 了芯片测试机的测试效率。
5、 本实用新型设计合理，实现了对不同类型集成电路芯片的测试功能， 降低了集成电路生产厂家的设备投入，并节约了设备的运行维护成本，具有 测试范围广、性能稳定、测试速度快、效率高、使用灵活方便等特点。


图1是测试机的电路原理框图2是数模芯片测试卡的电路原理框图3是数模芯片测试卡上的模数转换子模块的电路原理框图； 图4是数模芯片测试卡上的FPGA芯片内置的电路原理框图； 图5是模数芯片测试卡的电路原理框图； 图6是模数芯片测试卡上的FPGA芯片内置的电路原理框图； 图7是模数芯片测试卡上的数模转换子模块的电路原理框图。
具体实施方式
以下结合附图对本实用新型实施例做进一步详述。
一种新型集成电路芯片测试机，包括一机壳，在机壳内安装有测试机主 板、交流信号卡组、直流信号卡组，交流信号卡组和直流信号卡组相互连接 并分别安装在测试机主板上，如图1所示，交流信号卡组包括主控制测试存储卡、从控制测试存储卡、主时钟发生单元卡、从时钟发生单元卡，上述交
流信号板卡分别安装在测试机主板上；直流信号卡组包括模拟缓存和电源监 控卡、器件电源供电单元卡、测量单元卡、精密测试单元卡、参考基准卡， 上述直流信号板卡分别安装在测试机主板上；测试机主板通过SCSI接口与PC 控制机相连接,芯片测试机在PC控制机的控制下实现对集成电路芯片的测试， 测试机主板还与被测芯片载板相连接，被测芯片置于被测芯片载板上由芯片 测试机完成测试，模拟缓存和电源监控卡还通过PHI接口与设置在机壳上的 探针/手柄相连接，用于测试没有进行封装的晶圆芯片。
交流信号卡组中的主控制测试存储卡/从控制测试存储卡(MCNTM/SCNTM) 及主时钟发生单元/从时钟发生单元(MTGFR/STGFR)成对配置，可以组成独 立的32位的交流信号资源，其中主控制测试存储卡/从控制测试存储卡 (MCNTM/SCNTM)提供32个测试位的模型或向量资源，1块主控制测试存储卡 (MCNTM)和3块从控制测试存储卡(SC腦)组成128位测试系统；主时钟 发生单元/从时钟发生单元(MTGFR/STGFR)提供32个测试位的时钟资源，1 个时钟发生单元(MTGFR)和3个从时钟发生单元(STGFR)组成128位测试 系统。
直流信号卡组中的模拟缓存和电源监控卡(ABPTM)的主要功能是对交流 电源进行控制，可以对128或256个继电器进行驱动，通过PHI接口电路把 测试机和探针/手柄连接起来；精密测试单元卡(PMUFP)主要功能是测量电 压与电流，包括钳制电流/测量电压及钳制电压/测量电流的两种测试模式， 其可测电压范围为士32V，电流范围为土400mA;器件电源供电单元卡(DSPFP) 的电路与精密测试单元卡(PMUFP)类似，其测量部分由测量单元卡(AMEFP) 完成，其可测电压范围为士32V，电流范围为土1A;测量单元卡(AMEFP)包 括为校准提供的标准电压和电阻电路、电源供电单元卡(DSPFP)的测试单元 电路和测量单元卡(AMEFP)的测试单元电路以及可选矩阵继电器，其采用14 位的模数转换器用于测量单元；参考基准卡(LREF)为其他各个板卡提供参 考的基准电压。
上述交流信号卡与直流信号卡安装在测试机主板上实现芯片测试机的测 试功能。本测试机工作过程为直流信号卡将外部提供的交流电转换为内部 所需的各种直流电源士5V、 ±12、 ±15、 ±48等，通过软件提供的命令加载 各个电源，首先加载+5V,由模拟缓存和电源监控卡(ABPTM)检测风扇及给 板卡供电，如果正常后，加载其他电源同时也必须由模拟缓存和电源监控卡 (ABPTM)进行监控。在被测元件和载板以及母板都连接正确的情况下，PC控 制机通过软件操作将地址和数据经过SCSI接口传输到芯片测试机上的主控制 测试存储卡/从控制测试存储卡(MCNTM/SCNTM)及主时钟发生单元/从时钟发生单元(MTGFR/STGFR)等功能卡上，通过测量单元及精密测试单元卡进行各 项电压及电流的测试，测试完成后，把测试数据反馈到PC控制机进行各种处 理，最终由PC控制机输出图表或数据。
本实用新型的创新点在于在测试机主板上还安装有数模芯片测试卡和 模数芯片测试卡，分别实现对数字模拟混合信号芯片及模拟数字混合信号芯 片的测试功能。下面分别对数模芯片测试卡和模数芯片测试卡进行介绍
1、数模芯片测试卡
本数模芯片测试卡上安装有芯片测试电路，如图2所示，该芯片测试电 路包括第一主板接口模块、第一译码模块、第一FPGA处理模块、第一配置芯 片及模数转换模块。第一主板接口模块通过数据总线、控制总线及地址总线 与第一 FPGA处理模块相连接，第一译码模块连接在第一主板接口模块和第一 FPGA处理模块之间，第一配置芯片连接到第一 FPGA处理模块上，第一 FPGA 处理模块分别通过控制端与模数转换模块、被测芯片载板相连接，实现对模 数转换模块及被测芯片载板的控制功能，第一 FPGA处理模块通过数字信号输 出端与被测芯片载板相连接，第一 FPGA处理模块自动产生被测芯片所需要的 数字信号并输出到被测芯片上；被测芯片载板的模拟信号输出端与模数转换 模块的输入端相连接，被测芯片对FPGA输入的数字信号进行处理后输出模拟 信号，该模拟信号被送入到模数转换模块上，被测芯片载板的数据时钟信号 及状态信号分别与第一 FPGA处理模块相连接，满足第一 FPGA处理模块处理 的需要；模数转换模块的控制端与被测芯片载板相连接，模数转换模块输出 的数字信号与第一 FPGA处理模块的数字信号输入端相连接，模数转换模块将 被测芯片传来的模拟信号转换为数字信号送入第一 FPGA处理模块，第一 FPGA 处理模块对接收的数字信号进行处理并存储起来，最后由第一主板接口模块 送入测试机主板上判断其信号是否为正确的输出信号，从而实现了数字模拟 混合信号芯片的测试。
芯片测试电路中的第一 FPGA处理模块包括一组FPGA芯片，该组FPGA芯 片的数量可以为2 8块，同时，模数转换模块由2 8个模数转换子模块构 成。由于存在多块FPGA芯片，因此在FPGA芯片与第一主板接口模块之间连 接地址第一译码模块，以对FPGA芯片进行选择。在本实施例中，在本实施例 中，FPGA芯片为4块，模数转换子模块的数量为4个，FPGA芯片采用的是Xilinx 公司Virtex-5系列芯片的XC5VLX30芯片，第一配置芯片采用的是Xilinx公 司的专用PR0M芯片XCF08P，通过该第一配置芯片可以将4块FPGA芯片与其 并行连接在一起，第一配置芯片内设有编程数据，实现了上电后为FPGA芯片 加载程序的功能。
芯片测试电路中的第一主板接口模块采用四个4X48 (每个为192管脚)
10的连接器作为连接接口，数模芯片测试卡采用的是4对192管脚的公、母连 接器作为接口。该第一主板接口模块的作用是将测试机主板与芯片测试卡建 立一种连接方式，通过该第一主板接口模块可以将把数据、地址和控制信号 从测试机主板上引入到本芯片测试电路的相应模块上。第一译码模块是根据 地址信号选择相应的FPGA芯片，该第一主板接口模块一方面可以将数据传递 到测试卡及其FPGA内部，另一方面可以通过第一主板接口模块把测试卡返回 的数字信号再传递到测试机主板上，完成数据的双向传输。控制信号在测试 卡上经过相应的逻辑变化去控制各模块的读写以及重置功能。
模数转换模块中的模数转换子模块包括采样保持电路、第一差分放大器、 可控增益放大器、缓冲器、比较器及四路模拟/数字信号转换器，如图3所示， 被测芯片载板输出的单通道模拟信号和双通道模拟信号分别连接到采样保持 电路和第一差分放大器的输入端，第一差分放大器的输出端与采样保持电路 的另一输入端相连接，采样保持电路的输出端及FPGA芯片输出的增益控制信 号分别连接到可控增益放大器的两个输入端，可控增益放大器的输出端分别 连接到三个比较器的一输入端和缓冲器的输入端，三个比较器的另一输入端 分别与三个基准电压相连接，三个基准电压分别为1.25V、 3.75V、 5V。缓冲 器的输出端及三个比较器的输出端分别连接到由AD7980芯片构成的四路模拟 /数字信号转换器的输入端上，该四路模拟/数字信号转换器输出的四路数字 信号作为FPGA芯片输入。模数转换模块接收来自于被测芯片载板输出的单通 道模拟信号及双通道模拟信号(差分信号)，进行采样、保持、比较放大和模 数转换(A/D)等一系列处理。其中采样保持电路的作用是用来抓取模拟电压 信号，并将此电压保持一段时间，以便保证后续的信号处理过程能正常的运 行。三个比较器用于接收采样保持电路所得到的电压信号，依据三个比较器 的基准电压对此电压信号进行电压范围的判断，并依据电压范围产生比较信 号l、比较信号2、比较信号3，这三个比较信号连接后面的四路模拟/数字信 号转换器，用来控制相应电压范围的模拟/数字信号转换器通路正常工作，并 读回到FPGA芯片。四路模拟/数字信号转换器的功能是将此前得到的电压信 号进行数字化，并将得到的数字信号传送给FPGA芯片。
第一FPGA处理模块中的FPGA芯片内置有多路选择器、触发器、加法器、 存储器、移位寄存器及译码器，如图4所示，模数转换子模块生成的三个比 较信号同时连接到第一多路选择器和第二多路选择器的输入端，第一多路选 择器、第二多路选择器的输出端及模数转换子模块输出的四路数字信号分别 连接到第三多路选择器的输入端，第一多路选择器及第二多路选择器的输出 端还分别连接到第一触发器和第二触发器上，两个范围选择信号分别连接到 第三触发器、第四触发器上，两个范围选择信号还连接到译码器的两输入端
ii及第四多路选择器的两输入端上，四个触发器的输出端连接到第一存储器上, 第三多路选择器的输出端通过移位寄存器同时连接到第一存储器和四个加法 器的第一输入端，四个加法器的另一输入端分别与译码器的四个输出端相连 接，四个加法器的的输出端分别连接到第四多路选择器的输入端上，该多路
选择器的输出端连接到第二存储器上。FPGA芯片与模数转换子模块相连接， 由模数转换模块输出的三个比较信号比较信号l、比较信号2、比较信号3 作为第一路多路选择器、第二多路选择器的选择输入信号，上述两个多路选 择器的输出信号及四路输出数字信号分别作为第三多路选择器的选择信号和 数据输入信号，用于选择其中一路作为FPGA芯片的数字输入信号。第三多路 选择器的输出信号是lbit的数字信号，此信号经过移位寄存器的串并转换为 16bit的数字信号保存到第一存储器中，并且第一多路选择器和第二多路选择 器的输出信号与两个范围选择信号一并保存到第一存储器中。此时第一存储 器中存储的数据范围为0 5V，而我们实际的波形范围为0 10V，需要经过 相加实现真实的电平值。我们需要四个加法器，代表的电平范围分别为0 2. 5V， 2. 5V 5. 0V， 5. 0V 7. 5V， 7. 5V 10V，而四个加法器的一路输入均为 移位寄存器中读出的数据信号，另一路分别为二进制数据代表的OV电平，2. 5V 电平，5.0V电平，7.5V电平。范围选择信号l、范围选择信号2通过译码器 选择输出，由此使能相应电压范围的加法器工作，使移位寄存器输出的数据 与相应电压相加。每个加法器的输出信号都作为第四多路选择器的数据输入 信号，并由范围选择信号l、 2作为第四多路选择器的选择位，使其输出为对 应电压范围的加法器的输出数据，并保存到第二存储器，比如当范围选择 信号l、范围选择信号2为00时，即选择了0 2.5V的范围，则第一加法器 工作，将从移位寄存器输入的数据与基准电压的数字化数据相加，而第四多 路选择器的输出是第一加法器的输出数据，并保存此数据到第二存储器中， 以此类推。最终实现了由模拟电路输出的一系列lbit数字信号转换为并行的 代表实际的电压数字信号。存储器中的数字信号可以通过第一主板接口模块 传送到测试机主板上，用于验证被测芯片工作是否正常。
数字模拟混合信号芯片测试卡的工作原理是在某块FPGA芯片或4块 FPGA芯片同时被选中工作之后，测试机主板通过第一主板接口模块向FPGA芯 片输入相关的数据、地址和复位等控制信号。FPGA芯片开始运算工作，向被 测芯片输入控制信号及数字信号，被测芯片在控制信号的控制下工作，被测 芯片将接收到的数字信号转换为对应的模拟信号，并输出到模数转换模块。 FPGA芯片向模数转换模块发出控制信号，使模数转换模块工作，同时模数转 换模块的ADC芯片输入所需控制信号。模数转换模块实现模数转换功能，将 被测芯片输出的模拟波形转换为数字信号并传送给FPGA芯片，经过FPGA芯片的内部处理把相应的并行数据传回到测试机主板，该测试机主板把读回的 数字信号与最初发送的数字信号进行比较运算，来判断被测芯片是否工作正 确，芯片性能是否满足要求。 2、模数芯片测试卡
本模数芯片测试卡上安装有芯片测试电路，如图5所示，该芯片测试电 路包括第二主板接口模块、第二译码模块、第二FPGA处理模块、第二配置芯 片及数模转换模块。第二主板接口模块通过数据总线、控制总线及地址总线 与第二 FPGA处理模块相连接，第二译码模块连接在第二主板接口模块和第二 FPGA处理模块之间，第二配置芯片连接到第二FPGA处理模块上，第二主板接 口模块通过数据总线、控制总线及地址总线与第二FPGA处理模块相连接；第 二 FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接，能够 将第二 FPGA处理模块产生的数字信号传送给数模转换模块，第二 FPGA处理 模块通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯片 载板的模拟信号输入端相连接，能够将其生成的模拟信号波形传送给被测芯 片载板上的被测芯片上，被测芯片在第二 FPGA处理模块的控制信号的控制下 执行相应的功能处理；被测芯片载板的数字信号输出端与第二 FPGA处理模块 的数字信号输入端相连接，被测芯片载板能够将被测芯片执行结果反馈给第 二 FPGA处理模块，第二 FPGA处理模块将接收的数字信号进行处理并存储起 来，最后由第二主板接口模块送入测试机主板上判断其信号是否为正确的输 出信号，从而实现了对模拟数字混合信号芯片的测试。
芯片测试电路中的第二 FPGA处理模块包括一组FPGA芯片，该组FPGA芯 片的数量为2 8块，同时，数模转换模块由2 8数模转换子模块构成。由 于存在多块FPGA芯片，因此在FPGA芯片与第二主板接口模块之间连接第二 地址第二译码模块，对FPGA芯片进行选择。在本实施例中，FPGA芯片为4块， 数模转换子模块的数量为4 个。FPGA芯片采用的是Xilinx公司Virtex-5系 列芯片的XC5VLX30芯片，所述的第二配置芯片采用的是Xilimc公司的专用 PR0M芯片XCF08P，通过该第二配置芯片可以将4个FPGA与其并行连接在一 起，第二配置芯片内设有编程数据，实现了上电后为FPGA芯片加载程序的功 能。
芯片测试电路中的第二主板接口模块采用四个4 X 48 (每个为192管脚) 的连接器作为连接接口，该芯片测试卡采用的是4对192管脚的公、母连接 器作为接口。第二主板接口模块的作用是将测试机主板与模数芯片测试卡建 立一种连接方式，通过该第二主板接口模块可以把数据、地址和控制信号从 测试机主板上引入到本芯片测试电路的相应模块上。第二译码模块是根据地 址信号选择相应的FPGA芯片，该第二主板接口模块一方面可以将数据传递到测试卡及其FPGA芯片内部，另一方面可以通过第二主板接口模块把模数芯片 测试卡返回的数据再回送给测试机主板上，完成数据的双向传输。控制信号 在芯片测试卡上经过相应的逻辑变化去控制各模块的读写以及重置功能。
第二 FPGA处理模块中的FPGA芯片采用模块化设计，其功能是制定出用 户以数字编码格式定义的波形，并且在一个可编程的时间间隔中将其输出到 数模转换模块上。该FPGA芯片内置有FPGA接口模块、周期信号发生器、存 储器控制模块、存储器地址生成模块、存储器、采样控制模块、被测芯片控 制模块，如图6所示，系统数据通过FPGA接口模块分别与周期信号发生器及 采样控制模块的输入端相连接，周期信号发生器还分别与外部时钟及测试卡 系统时钟相连接，周期信号发生器的输出端分别连接到存储器控制模块、存 储器地址生成模块、采样控制模块上，存储器控制模块的输出端与存储器地 址生成模块相连接，存储器地址生成模块的输出端分别与第三存储器、第四 存储器、第五存储器及第六存储器相连接，第四存储器、第五存储器以及第 六存储器输出相位信号(相位标示和相位角)及高十位数字信号、低十位数 字信号，高十位数字信号为二十位数字信号的高位数据，低十位数字信号为 二十位数字信号的低位数据，第四、五、六存储器的输出端与第三存储器的 输入端相连接，由第三存储器记录相位信号及高十位数字信号、低十位数字 信号，采样控制模块的输出端、测试卡系统时钟分别连接到被测芯片控制模 块的输入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载 板相连接，被测芯片控制模块的数据输出端与第七存储器模块相连接。
在本实施例中，FPGA芯片的系统时钟频率为lOOMHz，最大采样点为3600 个。FPGA芯片对输出波形的要求是音频覆盖范围为50Hz至20KHz，信号幅 度范围为0 +10V或一5V +5V的可编程波形，用户可以从三个预设波形中 (正弦波，三角波，方波)选择一个或者自定义一个波形。周期信号发生模 块包括一个12位的寄存器，存储着由用户在系统允许范围内定义的周期，周 期信号发生器输入的基准时钟可以是测试卡的系统时钟，也可以是系统外部 时钟源提供的时钟，作为存储器地址生成器和采样控制模块的时钟信号，其 时钟最大为50MHz。采样控制模块由若干个12bits的寄存器和计数器组成， 上述寄存器中存储了用户自定义的每周期的采样点数，在本实施例中，允许 的最大采样点数为3600个采样点，用户还可以选择采样的周期数，即采样一
个周期后停止采样或者在若干个周期后停止。由于线性电路的延迟，考虑到 D/A转换的稳定性，采样点之间的持续时间要大于500ns，因此最大采样率为 2MS/s。 FPGA芯片除了产生送往数模转换模块的20位数字信号外，同时还向 被测芯片载板输出一系列控制被测芯片运行的控制信号，例如TRIG、 SCLK、 CNV、 N—CS，其中CNV可根据测试芯片的 同进行编程，最大宽度为327. 68us，
14SCLK是20ns，TRIG是10ns， N—CS (片选信号)可根据测试芯片的不同类型进 行编程；FPGA芯片通过第五、第六存储器输出20位数字信号，送往数模转换 模块进行转换；第四存储器输出的标记信号(PHASE MKR)可作为外部数字逻 辑的触发信号，第四存储器还输出15bits的相位角数据。FPGA芯片可将被测 芯片反馈的数据通过被测芯片控制模块存储至第七存储器中，最后由第二主 板接口模块送入测试机主板上判断其信号是否为正确的输出信号，从而实现 了模拟数字混合信号芯片的测试。
数模转换模块中的数模转换子模块包括DAC转换芯片、电流电压转换模 块、第五加法器、放大器、八阶低通滤波器、可控增益选择电路及第二差分 放大器，如图7所示，在本实施例中，DAC转换芯片为16位数模转换芯片DAC16， 为了实现20位的数模转换，因此需要两片DAC16芯片，第一DAC转换芯片和 第二 DAC转换芯片的输入端分别与FPGA芯片输出的高十位数字信号(PMSB) 和低十位数字信号(PLSB)相连接，第一 DAC转换芯片的输出端通过第一电 流电压转换模块连接到第五加法器的第一输入端，第二 DAC转换芯片的输出 端连接到第二电流电压转换模块，上述两个电流电压转换模块均由AD829芯 片组成，第二电流电压转换模块的输出端连接到放大器的输入端，该放大器 的输出端连接到第五加法器的第二输入端，该第五加法器的输出端与八阶低 通滤波器的输入端相连接，八阶低通滤波器的输出端及FPGA芯片输出的控制 信号分别连接到可控增益选择电路的两输入端，可控增益选择电路输出增益 可调的单通道模拟波形信号，并且该可控增益选择电路还与第二差分放大器 的输入端相连接，输出增益可调的双通道模拟波形信号。
在本实施例中，数模转换子模块为了实现20位的数模转换使用了两块 DAC16芯片，每片DAC16中的10位分别作为数据的高十位与低十位，其中低 IO位的转换结果需经过一个由放大器组成的縮小电路，将低IO位得到的电压 縮小合适的倍数和高10位得到的电压进行相加，组成完整的20位D/A转换 电路。从第五加法器输出的模拟信号并不是平滑的波形信号，其中夹带了很 多高频谐波，为了最大程度的滤除高次谐波，在第五加法器的后面加入了一 组八阶低通滤波器。可控增益选择电路是用来控制输出波形的幅度，以达到 被测芯片对输入波形信号的要求。随着信号的高速化，为了降低干扰越来越 多的被测芯片选择了差分输入模式，所以在电路中加入了一个第二差分放大 器模块，该模块可将单信号转换成差分信号。波形信号经过以上一系列的处 理之后，可以输出静态直流误差为+/-2LSB、 THD (总谐波失真)小于-100dB 的精确模拟波形，之后作为被测芯片的标准波形输入。
模数芯片测试卡的工作原理是本芯片测试电路通过第二主板接口模块 接收测试机主板上的地址、数据及控制信号，通过第二译码模块再分别输入
15给相应的第二 FPGA处理模块。本芯片测试卡上设有的独立的晶振电路可分别 产生测试卡系统时钟，根据产生波形的要求，需要先对FPGA芯片里面的数据 存储器进行写入操作，使其存储所需要波形量化后的电平数值及对应的相位 数据，即在已知预期波形的幅值、频率等前提下，对波形进行量化，量化点 为3600个，把一个周期的波形按频率分为3600份，把每个点对应的量化幅 值及相位存储到FPGA芯片的数据存储器中(第五存储器和第六存储器)。在 FPGA芯片的写入工作完成后，可以开始采样并输出连续波形了，由FPGA芯片 的采样控制电路输出采样控制信号(每周期采样点不多于3600，采样间隔大 于500ns)。 FPGA芯片的被测芯片控制电路可产生控制信号及时钟，用于控制 被测芯片载板上的被测芯片工作，并产生读回时钟信号及读回控制信号，用 于读回被测芯片输出的数字信号，最后由第二主板接口模块将此数字信号送 入测试机主板上与最初计算波形的采样点得到的数字编码值进行对比，如果 判断一致，说明被测芯片为合格产品，如果不一致，说明被测芯片为不合格 产品从而实现了对模拟数字混合信号芯片的测试。
需要强调的是，本实用新型所述的实施例是说明性的，而不是限定性的， 因此本实用新型并不限于具体实施方式
中所述的实施例，凡是由本领域技术 人员根据本实用新型的技术方案得出的其他实施方式，同样属于本实用新型 保护的范围。
1权利要求1、一种新型集成电路芯片测试机，包括机壳及其内部的测试机主板、交流信号卡组和直流信号卡组，交流信号卡组和直流信号卡组相互连接并分别安装在测试机主板上，该测试机主板分别与PC控制机、被测芯片载板相连接，其特征在于在测试机主板上还安装有数模芯片测试卡和模数芯片测试卡。
2、 根据权利要求1所述的新型集成电路芯片测试机，其特征在于所述 的交流信号卡组包括主控制测试存储卡、从控制测试存储卡、主时钟发生单 元卡、从时钟发生单元卡；所述的直流信号卡组包括模拟缓存和电源监控卡、 器件电源供电单元卡、测量单元卡、精密测试单元卡、参考基准卡。
3、 根据权利要求2所述的新型集成电路芯片测试机，其特征在于所述 的模拟缓存和电源监控卡还通过PHI接口与设置在机壳上的探针/手柄相连 接。
4、 根据权利要求1所述的新型集成电路芯片测试机，其特征在于所述 的数模芯片测试卡上设有芯片测试电路，该电路包括第一主板接口模块、第 一译码模块、第一FPGA处理模块、第一配置芯片及模数转换模块，第一主板 接口模块通过总线与第一 FPGA处理模块相连接，第一译码模块连接在第一主 板接口模块和第一 FPGA处理模块之间，第一配置芯片连接到第一 FPGA处理 模块上，第一FPGA处理模块分别通过控制端与模数转换模块、被测芯片载板 相连接，通过数字信号输出端与被测芯片载板相连接，该被测芯片载板的模 拟信号输出端与模数转换模块的输入端相连接，被测芯片载板的数据时钟信 号及状态信号分别与第一 FPGA处理模块相连接，该模数转换模块的控制端与 被测芯片载板相连接，模数转换模块的输出端与第一 FPGA处理模块的数字信 号输入端相连接。
5、 根据权利要求4所述的新型集成电路芯片测试机，其特征在于所述 的模数转换模块由2 8个模数转换子模块构成，其中每个模数转换子模块包 括采样保持电路、第一差分放大器、可控增益放大器、缓冲器、比较器及四 路模拟/数字信号转换器，被测芯片载板输出的单通道模拟信号和双通道模拟 信号分别连接到采样保持电路和第一差分放大器的输入端，第一差分放大器 的输出端与采样保持电路的另一输入端相连接，采样保持电路的输出端及 FPGA芯片输出的增益控制信号分别连接到可控增益放大器的两个输入端，可 控增益放大器的输出端分别连接到三个比较器的一输入端和缓冲器的输入 端，三个比较器的另一输入端分别与三个基准电压相连接，缓冲器的输出端 及三个比较器的输出端分别连接到四路模拟/数字信号转换器的输入端上，该四路模拟/数字信号转换器的输出端输出四路数字信号。
6、 根据权利要求4所述的新型集成电路芯片测试机，其特征在于所述的第一 FPGA处理模块由2 8块FPGA芯片构成，其中每块FPGA芯片内置有 多路选择器、触发器、加法器、存储器、移位寄存器及译码器，模数转换子 模块生成的三个比较信号同时连接到第一多路选择器和第二多路选择器的输 入端，第一多路选择器、第二多路选择器的输出端及模数转换子模块输出的 四路数字信号分别连接到第三多路选择器的输入端，第一多路选择器及第二 多路选择器的输出端还分别连接到第一触发器和第二触发器上，两个范围选 择信号分别连接到第三触发器、第四触发器上，两个范围选择信号还连接到 译码器的两输入端及第四多路选择器的两输入端上，四个触发器的输出端连 接到第一存储器上，第三多路选择器的输出端通过移位寄存器同时连接到第 一存储器和四个加法器的第一输入端，四个加法器的另一输入端分别与译码 器的四个输出端相连接，四个加法器的的输出端分别连接到第四多路选择器 的输入端上，该多路选择器的输出端连接到第二存储器上。
7、 根据权利要求l所述的新型集成电路芯片测试机，其特征在于所述 的模数芯片测试卡上设有芯片测试电路，该电路包括第二主板接口模块、第 二译码模块、第二FPGA处理模块、第二配置芯片及数模转换模块，第二主板 接口模块通过总线与第二 FPGA处理模块相连接，第二译码模块连接在第二主 板接口模块和第二 FPGA处理模块之间，第二配置芯片连接到第二 FPGA处理 模块上，第二 FPGA处理模块通过数字信号输出端与数模转换模块的输入端相 连接，通过控制端与被测芯片载板相连接，数模转换模块的输出端与被测芯 片载板的模拟信号输入端相连接，被测芯片载板的数字信号输出端与第二 FPGA处理模块的数字信号输入端相连接。
8、 根据权利要求7所述的新型集成电路芯片测试机，其特征在于所述 的第二 FPGA处理模块由2 8块FPGA芯片构成，其中每块FPGA芯片内置有 FPGA接口模块、周期信号发生器、存储器控制模块、存储器地址生成模块、 存储器、采样控制模块、被测芯片控制模块，系统数据通过FPGA接口模块分 别与周期信号发生器及采样控制模块的输入端相连接，周期信号发生器还分 别与外部时钟及测试卡系统时钟相连接，周期信号发生器的输出端分别连接 到存储器控制模块、存储器地址生成模块、采样控制模块上，存储器控制模 块的输出端与存储器地址生成模块相连接，存储器地址生成模块的输出端分 别与第三存储器、第四存储器、第五存储器及第六存储器相连接，第四存储 器、第五存储器以及第六存储器分别输出相位信号、高十位数字信号及低十 位数字信号并分别连接到第三存储器的输入端，采样控制模块的输出端、测 试卡系统时钟分别连接到被测芯片控制模块的输入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载板相连接，被测芯片控制模块的数 据输出端与第七存储器模块相连接。
9、 根据权利要求7所述的新型集成电路芯片测试机，其特征在于所述的数模转换模块由2 8个数模转换子模块构成，其中每个数模转换子模块包 括DAC转换芯片、电流电压转换模块、第五加法器、放大器、八阶低通滤波 器、可控增益选择电路及第二差分放大器，两片DAC转换芯片的输入端分别 与第二 FPGA处理模块输出的高十位数字信号和低十位数字信号相连接，第一 DAC转换芯片的输出端通过第一电流电压转换模块连接到第五加法器的第一 输入端，第二 DAC转换芯片的输出端通过第二电流电压转换模块连接到放大 器的输入端，该放大器的输出端连接到第五加法器的第二输入端，第五加法 器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波器的输出端及 FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输入端，可控增 益选择电路输出单通道模拟波形信号，可控增益选择电路还与第二差分放大 器的输入端相连接，第二差分放大器输出双通道模拟波形信号。
10、 根据权利要求5或8所述的新型集成电路芯片测试机，其特征在于 所述的第一 FPGA处理模块和第二处理模块内的FPGA芯片均采用Xilinx的 Virtex-5系列芯片，所述的第一配置芯片和第二配置芯片均采用Xilinx的 XCF08P芯片；所述的第一主板接口模块和第二主板接口模块均为四个4X48 管脚的连接器构成的接口。
专利摘要本实用新型涉及一种新型集成电路芯片测试机，包括机壳及其内部的测试机主板、交流信号卡组和直流信号卡组，交流信号卡组和直流信号卡组相互连接并分别安装在测试机主板上，该测试机主板分别与PC控制机、被测芯片载板相连接，其主要技术特点是在测试机主板上还安装有数模芯片测试卡和模数芯片测试卡。本实用新型设计合理，实现了对不同类型集成电路芯片的测试功能，降低了集成电路生产厂家的设备投入，并节约了设备的运行维护成本，具有测试范围广、性能稳定、测试速度快、效率高、使用灵活方便等特点。
文档编号G01R31/28GK201434900SQ20092009766
公开日2010年3月31日 申请日期2009年7月8日 优先权日2009年7月8日
发明者华 刘, 华锡培, 琳 姚, 超 张, 赵春莲 申请人:天津渤海易安泰电子半导体测试有限公司