专利名称：一种开发试验电路装置的制作方法
技术领域：
本实用新型涉及一种开发试验电路装置，尤其是一种利用复杂可编程逻辑
器件(CPLD)进行电路的设计与方案验证的开发试验电路装置。
背景技术：
目前，CPLD (复杂可编程逻辑器件)、FPGA (现场可编程门阵列)技术的出现，大大的缩短了项目的开发周期。在传统的电路设计过程中，工程师首先根据客户的功能和工艺要求利用EDA (电子设计自动化)软件设计出分立的数字电子电路原理图，再根据电路原理图设计PCB，通过组装与焊接后对电路的性能和功能进行调试与测试，当电路的性能和功能不能达到要求时，必须返回设计的第一步对电路的原理图进行修改，再重复后续的步骤直到完成要求。这种设计过程和方法很明显会浪费工程师很多的时间，设计的研发成本也相应的提高了很多。而CPLD技术的出现解决了这一问题，工程师通过CPLD辅助设计软件设计出电路原理图或者采用硬件描述语言设计出电路，再生成熔丝图文件将设计出的电路通过CPLD器件实现，当电路不能满足要求时只需对电路原理图进行修改，再重新将熔丝图文件下载到CPLD器件中即可。因此CPLD技术的出现大大地的縮短工程师的设计周期，也相应的减少了研发成本。但是，在设计过程中如果CPLD器件的外围接口电路出现误差时，不得不对外围电路进行修改，这样也会延长研发周期、提高研发成本。因此，如何在保证CPLD和外围电路成功可靠设计的前提之下，使得电路的设计快速和便捷化，大大提高电路设计的可靠性，縮短研发周期，降低研发成本成为一个必须解决的问题。

实用新型内容
本实用新型所要解决的技术问题是提供一种利用复杂可编程逻辑器件
(CPLD)进行电路的设计与方案验证的开发试验电路装置。通过实施本实用新型，能够解决现有技术存在CPLD及其外围电路不能一次性可靠设计，必须反复地对CPLD及其外围电路进行验证和重新设计从而导致研发周期延长、研发成本提高的技术问题。
按照本实用新型，上述技术方案是通过如下所述的技术特征来实现的-
一种开发试验电路装置，包括核心板和主板两个电路板组成，其中核心板包括CPLD器件，主板包括核心板接插件电路，主板通过接插件连接核心板接插件电路从而与核心板相连。两个电路板之间通过接插件相连，能方便的拔插，为用户的开发提供更多的接口选择。
作为本实用新型进一步的实施方式，在前述实施方式的基础之上，开发试验电路装置主板电路设置一个单片机电路，所述单片机电路对主板上的电路进行控制。该单片机能对板上的大部分资源实现控制，也是一款功能强大的单片机开发板，在很大程度上提高了开发板的实用价值。
作为本实用新型进一步的实施方式，在前述实施方式的基础之上，核心板
包括电源供电电路、时钟电路、复位电路、JTAG下载接口和主板接插件电路，电源供电电路、时钟电路、复位电路、JTAG下载接口均与CPLD器件相连，CPLD通过主板接插件电路与主板相连。
作为本实用新型进一步的实施方式，在前述实施方式的基础之上，主板包括电源电路、接口模块、输入输出模块，电源电路输出3.3V的直流电压为主板和核心板提供稳定的直流电压，接口模块、输入输出模块与单片机电路相连或通过核心板接插件电路与核心板相连。
作为本实用新型进一步的实施方式，在前述实施方式的基础之上，接口模块包括外部扩展接口电路、RS232串行接口电路、SPI和fC总线接口电路，外部扩展接口电路与核心板接插件电路相连，RS232串行接口电路、SPI和lt总线接口电路与单片机电路、核心板接插件电路相连。
作为本实用新型进一步的实施方式，在前述实施方式的基础之上，输入输出模块包括VGA接口电路、PS2键盘接口电路、矩阵式键盘接口电路、数码管接口电路、LCD液晶接口电路、LED二极管接口电路、8位拨码开关电路、用户自定义晶振和自由式按键电路、蜂鸣器电路，均与单片机电路相连或通过核心板接插件电路与核心板相连。
通过实施本实用新型所述的开发试验电路装置，在保证CPLD和外围电路成功可靠设计的前提之下，对CPLD及其外围电路进行验证和设计的过程大为縮短，方式也更为简单灵活，使得电路的设计快速化和便捷化，大大提高电路设计的可靠性，縮短了研发周期，降低了研发成本。


图1是本实用新型开发试验电路装置的原理框图，
图2是本实用新型开发试验电路装置的结构框图，
图3是本实用新型开发试验电路装置主板的电路原理图，
图4是本实用新型开发试验电路装置核心板的电路原理图，
其中l一核心板，2—主板，ll一CPLD， 12—主板接插件电路，13—电源供电电路，14一时钟电路，15—复位电路，16—JTAG下载接口， 21 —核心板接插件电路，22 —单片机电路，23—接口模块，231 —外部扩展接口电路，232 —RS232串行接口电路，233—SPI和fC总线接口电路，24—输入输出模块，241一VGA接口电路，242—PS2键盘接口电路，243—矩阵式键盘接口电路，244—数码管接口电路，245—LCD液晶接口电路，246—LED二极管接口电路，247—8位拨码开关电路，248—用户自定义晶振和自由式按键电路，249 —蜂鸣器电路，25—电源电路。
具体实施方式
以下结合附图和具体实施方式
对本实用新型做进一步的说明。作为本实用新型的一种典型实施方式，如图3和图4所示，图4的核心板1电路中包括主板接插件电路12， CPLD 11的芯片型号为EPM1270T144C;由40兆赫兹晶体振荡器构成的时钟电路14连接在CPLD主芯片的第127脚上；由STC811复位芯片和按键构成的复位电路15连接在CPLD主芯片的第110脚上；由电源接口、电源跳线开关、LM117-3.3电源芯片、滤波电容、退耦电容、限流电阻、发光二极管构成的电源供电电路13，该部分电路将输入的5V电源转换为3. 3V的电压为核心板提供电源；由2排的IO针接插件与CPLD主芯片的JTAG连接引脚相连构成JTAG下载接口16;由四个30针的接插件组成的主板接插件电路12与CPLD主芯片的各个引脚相连用来与图3中的主板相连。另外电路中还有12个0. luF的电容接在主芯
片的电源引脚上，用来退耦。
图3的主板电路中，包括单片机电路22(芯片型号为STC89LE51)、电源电路25、接口模块23、输入输出模块24，接口模块23包括外部扩展接口电路231、RS232串行接口电路232、 SPI和lt总线接口电路233;输入输出模块24包括VGA接口电路241、 PS2键盘接口电路242、矩阵式键盘接口电路243、数码管接口电路244、LCD液晶接口电路245(1602字符液晶、12864图形液晶)、LED二极管接口电路246、8位拨码开关电路247、用户自定义晶振和自由式按键电路248、蜂鸣器电路249。在图3中的核心板接插件电路21由4个30针双排接插件组成，主要完成与图4中核心板的连接。
单片机电路22由STC系列的单片机STC89LE51、 11.0592M晶振、校正电容CU1和CU2、 RU2和CU3以及按键构成的复位电路、上拉电阻RU1、退耦电容CU4、接插件J3构成。该电路的功能是为用户提供单片机接口电路的设计，该单片机电路与主板上的矩阵式键盘、数码管显示器、LCD显示器、SPI和I2C接口相连。该单片机能对板上的大部分资源实现控制，也是一款功能强大的单片机开发板，在很大程度上提高了开发板的实用价值。
外部扩展接口电路231由2个26针双排的接插件组成，该电路主要是从CPLD器件上预留出部分空闲和关键的引脚，供用户自定义功能使用。
RS232串行接口电路232由2个10针双排的接插件和MAX232串行转换芯片组成，该电路的功能主要是实现CPLD与电脑RS232串行口的通信，以及与其他器件的基于RS232的串行通信。
SPI和fC总线接口电路233， SPI总线接口器件93C46的电源VCC弓|脚上接有电容CC1，该电容的作用是电源退耦，RC1和RC2串联接在电源和地之间，RC1和RC2的连接点接在93C46的第6脚，第5脚接地，第7脚悬空。93C46的第1脚与J2的第7脚相连、93C46的第2脚与J2的第5脚相连、93C46的第3脚与J2的第3脚相连、93C46的第4脚与J2的第1脚相连。fC接口器件24C02的电源VDD引脚上接有电容CI1，该电容的作用是电源退耦，24C02的第l、 2、 3地址控制端与地相连，24C02的第4、7脚接地，24C02的第5、 6脚通过上拉电阻RI1、 RI2与电源相连同时这2个引脚与J2的第9、ll脚相连。J2的功能是控审fjSPI和fC总线接口器件与单片机(STC89LE51〕的连接。
VGA接口电路241由 一个15针的VGA接口器件和3个限流电阻组成，该电路的功能主要是实现CPLD与显示器VGA接口的通信。
PS2键盘接口电路242由一个PS2接口器件和6个电阻组成，该电路的功能是实现CPLD与电脑PS2接口的键盘通信。
矩阵式键盘接口电路243由16个按键和4个上拉电阻组成，该电路的功能主要是通过对行列式矩阵键盘的扫描的方法获取键值，从而进行控制或者是数值的输入。
数码管接口电路244由2个四位一体的七段式LED数码管、8个PNP型的8550三极管、18个限流偏置电阻和跳线组成，该电路的功能主要是实现数码管动态扫描的方式输出数字或字母信息。
LCD液晶接口电路245由16针接插件和3个电阻构成的1602字符液晶接口， 20针接插件和18个电阻构成的12864图形液晶接口共同组成，该电路主要是实现CPLD与1602字符液晶模块和12864图形液晶模块之间的通信。
LED二极管接口电路246由12个发光二极管、12个限流电阻、跳线器组成，该电路是实现流水灯效果或者状态指示的功能。
8位拨码开关电路247由1个8位的拨码开关、8个上拉电阻、跳线器组成，该电路主要是实现二进制数据的输入功能。
用户自定义晶振和自由式按键电路248由8脚的插座和1个电阻构成自定义晶振与CPLD的GCLK1相连，由2个按键和2个上拉电阻构成的自由式按键为用户提供按键控制功能。
蜂鸣器电路249由无源蜂鸣器LS1、 PNP型三极管QB1、电阻RB1和RB2构成。三极管QB1的基极与CPLD和J2的第13脚分别相连。该电路的功能是由CPLD或者单片机控制输出音乐或者声响信号。
电源电路25由电源接口PC0N1、电源开关SP1、 3.3V三端稳压器、电源滤波电容CP1和CP3、去干扰电容CP2和CP4、电阻RJ1和发光二极管LDJ1构成的电源指示电路构成。该电路的功能是输出3. 3V的直流电压为主板和核心板提供稳定的直流电压。
虽然结合附图描述了本实用新型的实施方式，但是本领域的普通技术人员可以在所附权利要求的范围内作出各种变形或修改。
权利要求1.一种开发试验电路装置，其特征在于，包括核心板(1)和主板(2)两个电路板组成，其中核心板(1)包括CPLD(11)，主板(2)包括核心板接插件电路(21)，主板(2)通过接插件连接核心板接插件电路(21)从而与核心板(1)相连。
2. 根据权利要求l所述的一种开发试验电路装置，其特征在于，所述开发 试验电路装置包括一个单片机电路(22)，所述单片机电路对主板(2)上的电 路进行控制。
3. 根据权利要求1或2所述的一种开发试验电路装置，其特征在于，所述 核心板(1)包括电源供电电路(13)、时钟电路(14)、复位电路(15)、 JTAG 下载接口 (16)和主板接插件电路(12)，电源供电电路(13)、时钟电路(14)、 复位电路(15)、 JTAG下载接口 (16)均与CPLD (11)相连，CPLD通过主板接 插件电路(12)与主板(2)相连。
4. 根据权利要求3所述的一种开发试验电路装置，其特征在于，所述主板(2) 包括电源电路(25)、接口模块(23)、输入输出模块(24)，所述电源电 路(25)输出3.3V的直流电压为主板(2)和核心板(1)提供稳定的直流电压， 所述接口模块(23)、输入输出模块(24)与单片机电路(22)相连或通过核心 板接插件电路(21)与核心板(1)相连。
5. 根据权利要求4所述的一种开发试验电路装置，其特征在于，所述接口 模块(23)包括外部扩展接口电路(231)、 RS232串行接口电路(232)、 SPI和 fC总线接口电路(233)，外部扩展接口电路(231)与核心板接插件电路(21) 相连，RS232串行接口电路(232)、 SPI和I2C总线接口电路(233)与单片机电路(22)、核心板接插件电路(21)相连。
6.根据权利要求5所述的一种开发试验电路装置，其特征在于，所述输入 输出模块(24)包括VGA接口电路(241)、 PS2键盘接口电路(242)、矩阵式键 盘接口电路(243)、数码管接口电路(244)、 LCD液晶接口电路(245)、 LED 二 极管接口电路(246)、 8位拨码开关电路(247)、用户自定义晶振和自由式按键 电路(248)、蜂鸣器电路(249)，均与单片机电路(22)相连或通过核心板接 插件电路(21)与核心板(1)相连。
专利摘要一种开发试验电路装置，尤其是一种利用复杂可编程逻辑器件(CPLD)进行电路的设计与方案验证的开发试验电路装置。开发试验电路装置包括核心板和主板两个电路板组成，其中核心板包括CPLD器件，主板包括核心板接插件电路，主板通过接插件连接核心板接插件电路从而与核心板相连。通过实施本实用新型所述的开发试验电路装置，在保证CPLD和外围电路成功可靠设计的前提之下，使得电路的设计快速化和便捷化，大大提高电路设计的可靠性，缩短了研发周期，降低了研发成本。
文档编号G01R31/00GK201397369SQ200920064409
公开日2010年2月3日 申请日期2009年5月14日 优先权日2009年5月14日
发明者刘任庆, 望 舒 申请人:刘任庆;舒 望