专利名称：集成电路转换延迟测试向量精简方法
技术领域：
本发明涉及数字集成电路测试技术领域，特别涉及集成电路测试中的转换延迟测试向量领域，具体涉及ー种集成电路转换延迟测试向量精简方法。
背景技术：
在数字电路测试领域，主要有两种的故障模型跳变故障模型和延迟故障模型。目前集成电路芯片向着高集成度和小尺寸化发展，延迟故障发生概率变大，针对延迟故障的测试算法越来越显得重要，延迟故障模型测试的特点在于产生的测试向量远远大于跳变故障模型，这对测试向量精简算法提出了较高的要求，转换延迟故障是指故障门在跳变过程中产生延迟故障，针对电路的延迟故障目前很多方法被提出，但大部分对时间开销、故障覆 盖率、压缩效率三者没有达到较好的平衡，即以损失其中一种或ニ种指标，达到对其余指标的优化，因此，很有必要提出一种新的算法。M. Yilmaz等人提出一个覆盖所有门的最长路径延迟故障测试生成算法，ff. Qiu等人提出寻找前K长覆盖所有门的可测路径的算法，但是这些路径的方法普遍存在效率低或者准确度不高，不能有效识别最长路径。Hamzaoglu等人提出基于广播的方式主要通过将ー个扫描输入同时送入多个扫描链来实现该方法利用不同触发器的逻辑值没有冲突的属性，如果两个触发器在任何一个测试向量中的值都没有冲突，那么用ー个逻辑值来表示他们对测试过程是没有影响的。该方法产生测试向量的时候可以与ATPG整合在一起，相当于在ATPG的时候增加约束。

发明内容
为了克服上述现有技术的不足，本发明的目的在于提供了 ー种集成电路转换延迟测试向量精简方法，其能够减少测试向量的数量，同时能够实现测试向量的高效率压缩，降低集成电路芯片的测试时间，提高测试效率。为了实现上述目的，本发明采用的技术方案是集成电路转换延迟测试向量精简方法，包括以下步骤步骤I :电路故障点预处理；步骤I. I :从转换故障点集合中依次提取故障点标记为f，生成故障点f的影响锥，同时从转换故障点集合中删除该故障点f ;步骤I. 2 :若转换故障点集合非空，提取下ー个故障点，重复执行步骤I. 1，直至转换故障点集合为空；步骤2 :从转换故障点集合中找出与故障点f有最小重合的ー个或者多个故障点，把这些故障点加入到空集合ST中；步骤3 :从集合ST中提取故障点h，判断故障点h的影响锥是否与故障点f的影响锥重合，如果未有重合，故障点h可以被压缩；如果重合，改用故障点可测试影响锥生成算法计算可测试影响锥，如果计算结果未重合，说明故障点h同样可以被压缩，对故障点h进行测试向量压缩。
其中，步骤I所述故障点f的影响锥结构分析算法生成过程如下执行对电路的结构分析，计算影响锥，影响锥是指电路中设置某ー门为特定值，所需要确定PPlS和PIs的最小集合，所述PPIs指第一帧电路和第二帧电路输入端无关联的门，PIs指 电路输入门中除去PPIs的门，计算过程如下步骤I. I. I :从门L为起点开始以门为单位扫描整个集成电路，RCi(PI) = {PI}，RCi (PPI) = {PPI} ;1是(0，1)的集合，代表逻辑值；步骤I. I. 2 :根据门L的类型和故障点类型，分别做如下计算若L为AND门输出，
权利要求
1.集成电路转换延迟测试向量精简方法，其特征在于，包括以下步骤 步骤I:电路故障点预处理； 步骤1.1:从转换故障点集合中依次提取故障点标记为f，生成故障点f的影响锥，同时从转换故障点集合中删除该故障点f; 步骤I. 2 :若转换故障点集合非空，提取下ー个故障点，重复执行步骤I. 1，直至转换故障点集合为空； 步骤2 :从转换故障点集合中找出与故障点f有最小重合的ー个或者多个故障点，把这些故障点加入到空集合ST中； 步骤3 :从集合ST中提取故障点h，判断故障点h的影响锥是否与故障点f的影响锥重合，如果未有重合，故障点h可以被压縮；如果重合，改用故障点可测试影响锥生成算法计算可测试影响锥，如果计算结果未重合，说明故障点h同样可以被压缩，对故障点h进行测试向量压缩。
2.根据权利要求I所述测试向量精简方法，其特征在干，步骤I所述故障点f的影响锥结构分析算法生成过程如下 执行对电路的结构分析，计算影响锥，影响锥是指电路中设置某ー门为特定值，所需要确定PPIs和PIs的最小集合,所述PPIs指第一巾贞电路和第二巾贞电路输入端无关联的门，PlS指电路输入门中除去PPIs的门，计算过程如下 步骤I. I. I :从门L为起点开始以门为单位扫描整个集成电路，RCi(PI) = {PI},RCi (PPI) = {PPI} ;1是(O，I)的集合，代表逻辑值； 步骤I. I. 2 :根据门L的类型和故障点类型，分别做如下计算 若L为AND门输出， RC1 (L) = RC1 (A) U RC1 (B)
3.根据权利要求2所述测试向量精简方法，其特征在于，所述步骤2首先从记录的故障点影响锥中，相应提取转换故障点集合中最小影响锥对应的故障点，然后再对剩余的故障点遍历，寻找出与故障点f有最小重合的ー个或者多个故障点。
4.根据权利要求2所述测试向量精简方法，其特征在于，所述步骤2及步骤3中判断重合的方法如下 步骤4. I :计算集合中除提取故障点外，其他故障点的影响锥； 步骤4. 2 :依据当前故障点可测试影响锥为比较基准，逐次提取其他故障点可测试影响锥，对比可测试影响锥占用的PPIs和PIs是否有重合； 步骤4. 3 :执行步骤4. 2，直至集合中所有故障点可测试影响锥均与当前故障点可测试影响锥相比较一次。
5.根据权利要求2所述测试向量精简方法，其特征在于，所述步骤3中用故障点可测试影响锥生成算法计算的步骤如下 步骤3. I :对于测试向量能够检测到的故障点f，依据步骤I. I. I至步骤I. I. 3的方法模拟针对第一帧电路找出检测故障需要确定的输入门集合RC jf)，j是(0，1)的集合，代表故障点的故障类型； 步骤3. 2 :针对第二帧电路，依据步骤I. I. I至步骤I. I. 3的方法模拟找出检测故障需要确定的输入集合Rq (f)，第二帧的j取第一帧相反的值计算及C7 (/); 步骤3. 3 :第二帧电路模拟出把门L故障成功传出电路到达输出端时，在输入端需要被置为确定点位所要用到的最少的PPI和PI端ロ集合，标记为RO(f)，计算RCj(f) ,RC7(J)和RO(f)的并集，得到转换测试向量det(f)。
6.根据权利要求5所述测试向量精简方法，其特征在于，所述步骤3.3中RO(f)计算的步骤如下 步骤3. 3. I :检测f门的类型，如果是PO或PPO端ロ，RO (f) = Φ 步骤3. 3. 2 :根据门f的类型和故障点类型，分别做如下计算 若f为AND门输出，A，B为输入 RO (A) = RO (f) U RO1 (B) 若f为OR门输出，A，B为输入 RO (A) = RO (f) U RO0 (B) 若 f 为扇出源，分支为=BpB2iB3, ···，Bk，R0(f) =RO(Bi)； 所述も表示扇出源的扇出分支门，j表示扇出门的编号{1，2，3. ..，k}； 步骤3. 3. 3 :重复步骤3. 3. 2，直到出现PPIs或PIs终止，记录所需要确定PPIs和PIs的最小集合。
7.根据权利要求2所述测试向量精简方法，其特征在于，所述步骤3中用故障点影响锥生成算法计算过程中会出现相同门电位值逻辑冲突情况或者影响锥冲突情况，出现这两种情况时，压缩进程停止，在集合ST取下ー个故障点尝试压縮。
8.根据权利要求2所述测试向量精简方法，其特征在于，所述步骤3中测试向量压缩的过程分为四种情况，按顺序依次尝试压缩 情况I:如果τ n ic(f')为空，产生已成功压缩的故障点f'的测试向量，并压缩在测试向量T中，生成新的测试向量仍表示为T，持续这ー过程直至在集合ST中找出所有此类型的故障点； 情况2，如集合ST为空跳出此步骤，若非空，在集合ST中选择剩余的故障点，依据影响锥产生检测算法，生成故障点Γ的det(r )，若Tndet(f')为空，产生故障点Γ的测试向量，并压缩在测试向量T中，生成新的测试向量仍表示为T，持续这ー过程直至集合ST中找出所有此类型的故障点，其中deta')为对r产生影响的最少PPIS和PIS端ロ集合； 情况3，如集合ST为空跳出此步骤，若非空，在集合ST中选择剩余的故障点，根据det(f')与测试向量T重合端口数量由少到多的顺序，针对每个故障点f'，用公式det(f/ ) η T，计算重合的输入端ロ，表示为In，若In对应端ロ值和测试向量T相应端ロ值全部相同，产生故障点f,的测试向量，并压缩在测试向量T中，生成新的测试向量仍表示为T，持续这ー过程直至在集合ST中找出所有此类型的故障点； 情况4，如集合ST为空跳出此步骤，若非空，在集合ST中选择剩余的故障点，根据det(f')与测试向量T重合端口数量由少到多的顺序，针对每个故障点f'，用公式det(f' ) η T，计算重合的输入端ロ，表示为In，产生故障点f'的测试向量，更新测试向量T' =det(f' ) U T，测试新的T'测试向量，是否可以成功检测故障点f'，若成功，更新T为T,，否则保持测试向量T不变，遍历集合ST; 以上所述的测试向量T定义是在转换故障点集合中选取具有最小输入影响集合的故障点，标记为f，并从集合中删去该故障点，产生此故障点的测试码对标记为T。
全文摘要
本发明公开了一种集成电路转换延迟测试向量精简方法，所述算法包括结构分析算法、故障点可测试影响锥生成算法、基于故障点可测试影响锥的测试向量精简算法，所述影响锥，是指检测某一故障点，所需要确定PPIs和PIs的最小集合，所述结构分析算法，是指通过电路预设门的后继门和门电位计算影响锥，所述故障点可测试影响锥生成算法，是指通过结构分析算法计算故障点影响锥的方法，本发明能够有效精简测试向量的个数，降低集成电路芯片的测试时间，提高测试效率。
文档编号G01R31/28GK102707224SQ20121018133
公开日2012年10月3日 申请日期2012年6月4日 优先权日2012年6月4日
发明者向东, 随文杰 申请人:清华大学