专利名称：集成电路中的错误检测的制作方法
技术领域：
本发明涉及集成电路中使用错误检测的设备和方法。
背景技术：
在半导体电子中，公知以使电路工作于尽可能高的工作频率并且尽可能低的电 源电压的方式来调整数字电路的工作参数，例如基于静态逻辑。然而，由于在制造该集成 半导体电路中工艺的变化以及由于性能下降，例如老化所 导致，通常有必要引入时序裕度 (timing margin)，其确保该电路即使在最坏情况下仍可工作，例如由老化和工艺变化引起 的严重性能下降的情况。据此，存在对允许在集成电路中估计时序裕度的有效方法及设备的需求。

发明内容
根据本发明的一个实施例，提供了电子设备，其包括基于工作时钟信号工作的集 成电路，错误检测电路，以及与该错误检测电路耦合的控制电路。该控制电路被配置为从该 集成电路的额定工作频率开始增大该工作时钟信号的频率，以便估计该错误检测电路检测 错误时的频率增量，并将该工作时钟信号的频率重置为额定工作频率。


图1示意性图示出根据本发明实施例的电子设备电路。图2示意性图示出根据本发明实施例增大集成电路工作频率的示范性过程。图3示意性图示出图2过程中的进一步细节。图4示意性图示出根据本发明实施例增大集成电路工作频率的另外过程。图5示意性图示出图4过程中的进一步细节。图6示意性图示出图1电路中的错误检测器。图7示意性图示出根据本发明另外实施例的电子设备电路。图8示意性图示出图7电路中的错误检测器。图9示出用于说明根据本发明实施例的方法的流程图。
具体实施例方式下面，将参考附图进一步详细解释本发明实施例。应该理解，说明书仅用于解释本 发明基本原理的目的，而不应理解为限定的意思。而且，应该理解本发明的范围仅由权利要 求限定，而不应认为由此后描述的实施例及示例所限定。在全部说明书及附图中，相似或对应的部件由相同的附图标记标明。这里，应该理 解图示的结构仅为说明性的及示意性的，任何图示或描述为两个功能模块、设备、部件或其 它物理或功能元件之间的直接连接或耦合，也可以间接连接或耦合来完成。此后描述的实施例涉及允许估计时序裕度的方法和电子设备。该电子设备可基于一个或多个集成电路实现。在一些实施例中，图示的功能可在单个集成电路中实现。图1示意性地图示出根据本发明实施例电子设备的电路。作为示例，该电路被图示为包括二个信号路径110。在附图中，仅图示了该信号路径110的一部分，应该理解，通 常，信号路径将通过多个电路元件并且在集成电路的信号输入端和信号输出端之间延伸。 此外，应该理解可以提供不同数量的信号路径110，例如仅一个信号路径110或多于二个信 号路径110。如进一步的图示，该电路包括时钟信号源120。在图示的实施例中，该时钟信号源 120基于锁相环(PLL)实现。在其它实施例中，该时钟信号源可以基于延迟锁定环(DLL) 实现。该时钟信号源120产生用于集成电路的工作时钟信号CLK，该集成电路包括该信号 路径110。该工作时钟信号CLK的频率作为该时钟信号源120的输出，基于频率控制信号 FRQ设定。根据一个实施例，该时钟信号源120为数字方式实现，例如基于数字PLL或数字 DLL,并且该频率控制信号FRQ为数字信号。这允许对该工作时钟信号CLK频率的高精度调 整。可将该工作时钟信号CLK的频率设定为与针对例如在数字表等中的集成电路的额定工 作频率一致。该电路进一步包括频率控制寄存器160，其存储代表将由该时钟信号源120调整 的频率的信号值。如进一步的图示，该电路包括错误检测电路200。该错误检测电路200被配置为检 测在具有信号路径Iio的集成电路中发生的错误。该错误检测电路200产生错误信号ERR， 其指示该错误检测电路200是否检测到错误。在图示的实施例中，错误检测电路200基于错误检测器210实现，每个错误检测器 210均与一个对应的信号路径110耦合。每个信号检测器210产生局部错误信号ERR_L，其 指示在各自信号路径110中检测到错误。该错误检测电路200进一步包括组合逻辑250，其 从单独的错误检测器210接收该局部错误信号ERR_L。该组合逻辑250基于单独的局部错 误信号ERR_L的逻辑组合产生错误信号ERR。在实施例中，组合逻辑250可包括逻辑或门。 艮口，如果至少一个单独的局部错误信号ERR_L指示错误，则错误信号ERR可以产生为指示错 误。局部错误信号ERR_L和错误信号ERR可为数字信号。例如，二进制值“ 1”可指示检测 到错误，而二进制值“0”指示未检测到错误，反之亦然。然而，应该理解，也可以是其它的信 令类型，并且该组合逻辑250的具体实现可合适地适合于局部错误信号ERR_L与错误信号 ERR的信令类型。图1的电路进一步包括控制电路150，其从该错误检测电路200接收错误信号 ERR。该控制电路150被配置为从该额定工作频率开始增大该工作时钟信号CLK的频率，并 且估计频率增量，即该增大后的频率与该额定工作频率之差，在此时错误检测电路200检 测到错误。之后将该工作时钟信号CLK的频率重置为该额定工作频率。换句话说，控制电 路150实现了该工作时钟信号CLK的频率的临时增大。在一些实施例中，该控制电路150 也可实现该频率的临时降低或停止该工作时钟信号以便保持特定的平均频率，例如基本上 与该额定工作频率对应的平均频率。在图1的电路中，控制电路150通过写入该频率控制寄存器160而实现该频率的 临时增大。为此目的，控制电路150向该频率控制寄存器160提供数字增量信号INC。根 据实施例，该频率控制寄存器160包括不受该增量信号INC影响的第一部分，例如多个最高有效位。这部分可对应于该工作时钟信号CLK的额定工作频率。该频率控制寄存器160 的第二部分由该增量信号INC控制并可包括多个最低有效位。在其它实施例中，可以采用 不同控制频率增大的方法。例如，控制电路150可直接控制时钟信号源120或可重写整 个频率控制寄存器160。在频率增大前频率控制寄存器160的状态可存储到影子寄存器 (shadowregister)中，这允许以快速并且可靠的方式重置频率。如前面提到的，控制电路150从错误检测电路200接收错误信号ERR。如果错误信 号ERR指示检测到错误，则估计该对应的频率增量。该估计的频率增量代表集成电路满足 或未满足时序裕度。因此控制电路150可基于估计的频率增量产生输出信号OUT。例如， 输出信号OUT可数字化地编码该估计的频率增量以便由进一步的处理阶段使用，例如计算 机系统的中央处理单元(CPU)，计算机系统上运行的软件，例如操作系统等，之后其可使用 该估计的时序裕度。此外，控制电路150也可被配置为将该估计的频率增量与预定的频率 裕度相比较。这种情况下，输出信号OUT可指示该估计的频率增量是否小于该预定的频率 裕度，即该集成电路是否仍然工作在预定的频率裕度内。基于输出信号OUT，可以产生警告 信号以便指示该电子设备的使用者或操作员该集成电路未工作在预定频率裕度内，即不再 满足如针对该集成电路的时序裕度。输出信号也可为代表该集成电路有效年限的值，预期 寿命的量度等。之后，使用者或操作员可在该电子设备或包括该电子设备的整个系统发生 失效之前替换该集成电路。此外，如果控制电路150的估计值指示预定的频率裕度未被满 足，则该控制电路150也可降低额定工作频率以便确保电子设备的安全工作。在一些实施 例中，也可响应于检测预定频率裕度未被满足而调整集成电路的其它工作参数，例如工作 电压或体偏压。在一些实施例中，控制电路150也可被提供有另外的信号输入端，例如用于接收 外部控制信号。这样的外部控制信号可触发该估计，例如在该集成电路的闲置阶段中。因此，提供具有该错误检测电路200和该控制电路150的电路，可以有效并且可靠 的方式估计包括该信号路径110的集成电路的时序裕度。具体地，可以基于如由错误检测 电路200监控的信号路径110中的实际电路元件完成该估计。与其它概念相比，例如基于 副本电路(r印lica circuit)，这提供了更高可靠性并且引起更少的电路开销。此外，可在 电子元件正常工作期间完成该估计，例如在起动阶段或初始化阶段期间。在一些实施例中，可通过使用在错误实际发生前预知错误的特定类型的错误检测 器210，在不影响信号路径110上有效载荷信号的情况下实现该时序裕度的估计。这将结合 图6与图8进一步解释。这种情况下，可以在该电子元件正常工作期间的任意时刻完成该估 计，例如基于规则时间间隔。然而，应该理解一些应用可能对该工作时钟信号CLK的频率增 加敏感或者可通过系统规范阻止该频率偏移。例如，如果电子元件的接口以固定速度传送 数据就是这种情况。在其它情况，例如在具有与其它设备或部件经由FIFO-缓冲器(FIFO: “先进先出”)或共享存储器的接口并具有单独的传送时钟发生器的收发器的情况下，数字 电路时钟的频率偏差是可以接受的。相似地，如果基于增大的频率发送数据并且接受器使 用时钟_数据-恢复电路并允许锁定到改变后的频率，则工作时钟信号频率的暂时增大不 会存在问题。一般地，较小的频率增量将具有较弱地干扰该电子设备正常工作的倾向。因此，在一些实施例中频率增量被限定至最大值，其约为为例如在数据表等中的集成电路指定的频率容限。如前面提到的，并非估计频率增量的绝对值，而是通过与预定的频率容限相比较而进一步估计该频率增量。这种情况下，将该频率增量限定在最大值允许 有效并且可靠的估计。同时避免或降低由于频率改变而引起的对电子设备正常工作的干 扰。在一些实施例中，例如，如果其中该电子设备在工作的系统不能忍受频率的改变， 则可在专用的空闲时间里实现该时序容限的估计。应该理解在图1的电路中，控制电路150、频率控制寄存器160和/或时钟信号源 120可被包含在与信号路径110同一集成电路中。可选择地，时钟信号源120、频率控制寄存 器160和/或控制电路150可为外部部件。此外，应该理解，该集成电路可实际上包括进一 步的信号路径，而且并非全部这些信号路径都需要被错误检测电路200监控。此外，错误检 测电路200可包括与相同信号路径耦合的多个错误检测器210。错误检测器210通常以这 种方式定位，即集成电路中最关键的信号路径部分都被该错误检测电路200覆盖并监控。图2和图3示意性图示出根据前面描述的概念增大该频率的过程。图2示出该工 作时钟信号CLK在基本上对应于集成电路典型寿命的时间周期上的频率过程。该工作时钟 信号CLK的工作频率由实线示出，并且额定工作频率表示为fN。此外，集成电路的最大工作 频率由点线示出，而由于集成电路制造工艺引起的该最大频率的变化由短划线图示出。
如图2所示，该工作时钟信号CLK的频率从该额定工作频率fN开始有规律地增大。 具体地，将该频率增大至最大频率或者直到检测出错误(其为这种情况，即当由实线示出 的工作时钟信号CLK的频率过程与点线示出的最大频率的过程相交的时候)。图2中，检测 到错误的点被图示为实点。可以看出，检测到错误时，该频率不会继续增大至超过最大允许 频率。以这种方式，可以避免集成电路的故障或损坏。如图2进一步示出的，可在集成电路寿命期间多次估计时序裕度。这里，应该理解 图2中的绘图并非按比例示出并且实际的估计数量会比图2中示出的明显大得多。另外， 尽管图2的示图指示出规则时间间隔的估计，但应该理解在一些实施例中可基于非规则时 间实现该估计，例如由比如电子设备的启动、该电子设备的停用、外部触发信号等类似的特 定事件触发的非规则时间。在一些实施例中，事件-触发的估计可与基于规则时间的估计 相结合。此外，可以计划在该时间过程上的估计更加频繁地出现，以便随着该集成电路的老 化可以获得增加的估计密度。图3示意性图示出图2过程中的进一步细节。在图3中，图示的频率斜坡的一部 分从额定工作频率fN开始。此外，图3包括工作时钟信号CLK的示意性代表。如图3中所 示，工作时钟信号CLK的频率从额定工作频率fN逐渐增大，并且该增大发生于工作时钟信 号CLK的若干时钟周期上。事实上，由于该工作信号CLK的频率是数字控制的，因此该频率 以阶梯状的方式增大。然而，应该理解，该频率的逐渐增大也可为更连续或更不连续，例如 通过使用足够小的步进尺寸或模拟频率控制功能。此外，在该频率斜坡的过程中，该频率斜 坡的斜率或者该步进尺寸可为均勻的或可以改变。例如，在该频率斜坡的较低部分可以选 择较大的斜率或步进尺寸，而在频率斜坡的上面部分可以选择较小的斜率或步进尺寸。以 这种方式，由于预期会在该频率斜坡的上面部分发生错误，因此可在不超出该估计所需的 时间间隔的情况下获得对于该估计的提高的准确性。图4示意性图示出临时增大工作时钟信号CLK的频率的进一步过程。如在图2和 3中，工作时钟信号CLK由实线示出。此外，最大可允许频率的过程由点线示出，而该过程的变化由短划线示出。集成电路中检测到错误的点由实点图示出并且对应于该工作时钟信号 CLK的频率过程与该最大允许频率过程相交的位置。与图2和3中工作时钟信号CLK的频率在多个时钟周期上逐渐增大的情况相比，图4的过程涉及通过相移工作时钟信号CLK的单时钟边沿增大该频率。这进一步图示在图 5中。如图5中所示，工作时钟信号CLK的时钟脉冲朝向垂直箭头所在位置的在前时钟脉冲 移动。未移动的时钟脉冲的位置由点线图示。从图5所示可知，该时钟脉冲的这种移动对 应于仅单个时钟周期的工作时钟信号CLK的频率增大。作为图示移动一单个时钟脉冲过程 的其它选择，可以移动单个的时钟边沿，例如可以移动该时钟脉冲的前沿，或者可以移动特 定数量的时钟边沿或时钟脉冲。根据实施例，可通过在时钟信号源120的输出信号路径中的选择性可控分频器实 现图5中所示的时钟边沿的移动。即，正常工作时时钟信号源120提供具有该分频的工作 时钟信号CLK，并在从控制电路150接收各个控制信号后，该分频器将临时停用或被旁路， 由此增大工作时钟信号CLK的频率。作为旁路或停用该分频器的其它选择，可以选择性地 调整该分频器的频率除数。在其它实施例中，可以不同方式移动时钟边沿，例如，在时钟信号源120的输出信 号路径中提供选择性可控延迟元件，例如可控的相移器或者可控的相位旋转器。此外，应该 理解，结合图4和5解释的通过相移单个时钟脉冲增大该工作时钟信号CLK频率的概念，也 可以与结合图2和3解释的逐渐增大相结合。此外，可以使用更加复杂的策略估计错误发 生的点，例如二分查找(binarysearch)。例如，可以从初始频率间隔开始按照频率增量实现 该二分查找，根据是否检测到错误而重复细分该初始频率间隔。图6示意性图示出图1电路中错误检测器210的实现。在图示的实现方式中，错 误检测器210被配置为在错误实际发生前预知在信号路径110中的错误。为此，错误检测 器210包括两个错误预测触发器214、216。信号路径110上的引入的信号被提供到第一错 误预测触发器214并基于工作时钟信号CLK存储。此外，在信号路径110上的该引入的信 号通过延迟元件212被提供到第二错误预测触发器216上并基于工作时钟信号CLK存储。 由于该延迟元件212，在该第二错误预测触发器216中存储该引入信号的过程相对于信号 时序更加严格。即，如果工作时钟信号CLK的频率接近于最大允许频率，则该第一错误预测 触发器214仍将存储该正确的值，然而该第二错误预测触发器216将不能再存储该正确的 值。该错误预测触发器214、216的输出信号被提供到错误估计电路218，在其中由比较器 219将该输出信号彼此比较。该比较器219的输出信号指示在错误预测触发器214、216的 输出信号之间是否存在偏离并产生局部错误信号ERR_L。第一错误预测触发器214的输出信号进一步通过错误估计电路218并形成错误检 测器210的输出信号。由此该信号路径110延伸经过该错误检测器210并且，由于第一错 误预测触发器214对于工作时钟信号CLK的过量频率不敏感，因此不会被该错误检测过程 影响。因此，错误检测器210能够在错误实际发生前预知该信号路径110中的错误。如前面提到的，典型的集成电路可包括大量需要该错误检测电路监控的信号路 径，其意味着需要估计多个错误检测器以及它们对应的单独的局部错误信号。在图1的电 路中，这通过向该组合逻辑250提供这些单独的局部错误信号ERR_L而实现。解决这个问 题的另一种方法图示于图7中。图7中，与图1中那些部件相似的部件由相同的附图标记表示。因此，这些部件的进一步细节可由参考图1的相关描述而明了。如图示的，图7的电路包括基于错误检测器210’的错误检测电路200’，错误检测器210’以链配置连接。即，该链配置的一个错误检测器210’的输出错误信号ERR_0被作 为错误输入信号ERR_I提供至该链配置的下一个错误检测器210’。该链配置的最后一个错 误检测器210’的错误输出信号ERR_0被作为错误信号ERR提供至控制电路150并按结合 图1-5的描述处理。在错误检测电路200’中，由此该错误信息从一个错误检测器210’传 播到下一个错误检测器210’，并且在每个错误检测器210’中实现了从该链配置中在前错 误检测器210’接收到的错误信息与局部产生的错误信息的合适组合。具体地，在大量错误 检测器的情况下，这提供了从集成电路中不同位置收集错误信息的有效方式。同样在图7的电路情况中，应该理解该时钟信号源120、控制电路150以及频率控制寄存器160可被包括于具有信号路径110的相同集成电路中或者可为外部部件。此外，应 该理解集成电路可实际上包括未被错误检测电路200’监控的另外信号路径。最后，应该理 解，可以通过在单个集成电路中具有两种类型的错误检测电路200、200’而将图1和图7的 概念彼此组合。那么，错误检测电路200’的输出错误信号可作为另外的输入信号而提供给 错误检测200的组合电路250，或者可以使用专用的组合电路将不同的错误检测电路200、 200’的输出错误信号组合。图8示意性图示出图7电路中错误检测器210’的实现。与图6中图示的该错误 检测器210相似，该错误检测器210’包括第一错误检测触发器214、第二错误检测触发器 216、延迟元件212以及具有比较器219的错误估计电路218。关于这些部件的更多细节、它 们的工作以及相互关系可通过结合图6的对应描述而明了。此外，该错误检测器210’包括由逻辑或门实现的组合元件220以及寄存器225。 从链配置中在前错误检测器接收的错误输入信号ERR_I被作为第一输入提供至该组合元 件220。该组合元件220的第二输入由该错误估计电路218输出的局部错误信号ERR_L构 成。该组合元件220的输出信号被提供至寄存器225并基于该工作时钟信号CLK存储。该 寄存器225的输出信号构成该错误检测器210’的错误输出信号ERR_0。当连接具有图7中所示的链配置中前述结构的多个错误检测器210’时，这些单独 错误检测器210’的寄存器225将串联连接，由此形成移位寄存器型结构。使用该移位寄存 器型结构的输出以便向该控制电路150产生输入信号。在一些实施例中，也可以使用图1 中所示的组合逻辑组合不同移位寄存器型结构的输出信号，或者将具有图1所示配置的错 误检测电路的输出信号与具有图7所示配置的错误检测电路的输出信号相组合。图9示出用于说明根据前述概念在集成电路中估计时序裕度的方法300的流程 图。应该理解，图9的流程图仅为说明性的并且图示的方法步骤可以视情况而重新排列或 修改。在步骤310中，增大集成电路的工作时钟信号频率。这可按结合图2至5的解释 实现。即，在多个时钟周期上逐渐增大该频率直到达到最大频率增量或直到集成电路中检 测到错误。另外或可选择地，可通过移动工作时钟信号的单个时钟脉冲增大该频率，例如使 用选择性频分或对该工作时钟信号的选择性延迟。在步骤320中，在集成电路中检测到错误。如前面解释的，这可包括在错误实际发 生前预知该错误。在一些实施例中，如果在步骤320中未检测到错误，该方法300可以返回步骤310以便进一步增大频率。在其它实施例中，可以不同方式重复步骤310和320，例如 以大的频率增加开始，并且之后重复地减小该频率增加直到步骤320中检测到无错误。在步骤330中，估计检测到错误时的频率增量。这可包括估计该频率增量的绝对 值或者与阈值比较该频率增量，例如与预定的频率裕度比较。如果该频率增量与预定的频 率裕度的比较指示估计的频率增量小于预定的频率裕度，则会产生警告信号和/或会降低 该工作时钟信号的额定工作频率。在步骤340中，频率被重置为额定工作频率。
在集成电路正常工作期间在规则时间间隔中开始该图9中图示的方法300。另外， 可由预定事件触发该方法300，例如启动具有该集成电路的电子设备、停用具有该集成电路 的电子设备、外部触发信号等。应该理解前面描述的实施例和实例仅为说明本发明的目的而提供。正如本领域技 术人员将明了的，本发明可以多种不同方式实施，其可偏离前面描述的实施例。例如，前面 描述的概念并不限于使用可以预知错误的错误检测器。而是，可以使用当实际发生错误时 检测错误的检测器类型。此外，可以使用不同类型的错误检测电路。例如，可以使用基于向 集成电路提供预定输入并响应于其将输出与预期输出相比较的错误检测电路。此外，前面 的概念可以应用到不同类型的集成电路、电子设备或电子系统，包括但不限于通信设备、 发射机、接收器、收发器、处理器等。
权利要求
一种电子设备，包括-配置为基于工作时钟信号而工作的集成电路，-错误检测电路，以及-与该错误检测电路耦合的控制电路，该控制电路被配置为从该集成电路的额定工作频率开始增大该工作时钟信号的频率，以估计该错误检测电路检测到错误时的频率增量，并将该工作时钟信号的频率重置为所述额定工作频率。
2.根据权利要求1的电子设备，其中该错误检测电路被配置为在错误实际发生前预知 该错误。
3.根据权利要求1的电子设备，其中该控制电路被配置为在集成电路正常工作期间增 大该工作时钟信号的频率。
4.根据权利要求1的电子设备，其中该错误检测电路包括与该集成电路信号路径耦合 的错误预测触发器。
5.根据权利要求1的电子设备，其中该错误检测电路包括多个错误检测器，每个错误 检测器与该集成电路的各个信号路径相耦合。
6.根据权利要求5的电子设备，包括耦合在多个错误检测器与控制电路之间的组合 逻辑。
7.根据权利要求5的电子设备，其中多个错误检测器连接成链配置。
8.根据权利要求1的电子设备，其中该控制电路被配置为在多个时钟周期上逐渐增大 该工作时钟信号的频率。
9.根据权利要求1的电子设备，其中该控制电路被配置为通过相移至少该工作时钟信 号的时钟边沿而增大该工作时钟信号的频率。
10.根据权利要求1的电子设备，其中该控制电路被配置为将该估计的频率增量与预 定的频率容限相比较。
11.根据权利要求10的电子设备，其中该控制电路被配置为如果该估计的频率增量小 于该预定的频率容限则降低该额定工作频率。
12.根据权利要求10的电子设备，其中该控制电路被配置为如果该估计的频率增量小 于该预定的频率容限则输出警告信号。
13.根据权利要求1的电子设备，包括-配置为产生工作时钟信号的数字时钟信号源。
14.一种集成电路，包括-配置为产生该集成电路的工作时钟信号的数字时钟信号源，-错误检测电路，以及_与该错误检测电路耦合的控制电路，该控制电路被配置为从该集成电路的额定工作 频率开始增大该工作时钟信号的频率，以估计该错误检测电路检测到错误时的频率增量， 并将该工作时钟信号的频率重置为所述额定频率。
15.根据权利要求14的集成电路，包括频率控制寄存器，其与数字时钟信号源耦合并 被配置为向该数字时钟信号源提供频率控制信号。
16.一种方法，包括_从集成电路的额定工作频率开始，增大集成电路中的工作时钟信号的频率，-检测集成电路中是否发生错误， -估计集成电路中错误发生时的频率增量，以及 -将工作时钟信号的频率重置为所述额定工作频率。
17.根据权利要求16的方法，包括 -在错误实际发生前预知该错误。
18.根据权利要求16的方法，包括-在该集成电路正常工作期间增大该工作时钟信号的频率。
19.根据权利要求16的方法，包括-以预定的时间间隔增大该工作时钟信号的频率。
20.根据权利要求16的方法，包括-响应于触发事件增大该工作时钟信号的频率。
21.根据权利要求16的方法，包括-将该估计的频率增量与预定的频率容限相比较。
22.根据权利要求21的方法，包括-如果该估计的频率增量小于该预定的频率容限，则降低该额定工作频率。
23.根据权利要求21的方法，包括-如果该估计的频率增量小于该预定的频率容限，则输出警告信号。
24.根据权利要求16的方法，包括-在多个时钟周期上逐渐增大该工作时钟信号的频率。
25.根据权利要求16的方法，包括-通过相移至少该工作时钟信号的时钟边沿而增大该工作时钟信号的频率。
全文摘要
本发明涉及集成电路中的错误检测。一种电子设备包括基于工作时钟信号而工作的集成电路，错误检测电路，以及与该错误检测电路耦合的控制电路。该控制电路被配置为从该集成电路的额定工作频率开始增大该工作时钟信号的频率，以估计该错误检测电路检测到错误时的频率增量，并将该工作时钟信号的频率重置为所述额定工作频率。
文档编号G01R31/3187GK101819254SQ20101014891
公开日2010年9月1日 申请日期2010年2月26日 优先权日2009年2月27日
发明者D·洛伦茨, M·沃恩肖弗, S·亨兹勒 申请人:英飞凌科技股份有限公司