专利名称：一种编码器信号实时处理系统及方法
技术领域：
本发明涉及一种编码器信号实时处理系统，具体来说是几种类型的编码器数字信号实时处理电路设计及信号处理方法。它主要应用于各种平台之上，用IXD实时实时显示角度值。
背景技术：
光电编码器作为一种高精度的测角、测速传感器，已在军事、航天、机器人、生物工程等领域的精密测量与控制设备中得到广泛应用，将光电编码器的数字信号处理转换为角度值并实时显示非常重要，这需要处理能力强、可靠性高的实时读出系统作支撑。以往的编码器读出电路的典型架构如下通过单片机或FPGA将编码器信号通过串口通信传输到PC机上，在PC机上通过MFC或C++编程将数字信号转化为角度值。然后 将角度值在PC机显示屏上输出。由此可见，信号处理的各功能模块通常在各个分立的硬件平台上实现，这种分立的硬件结构存在各模块间接口复杂，联合调试不便、实时性不够、硬件结构不灵活等缺点。因此，设计一个具有强大处理能力、可靠稳定的实时信号处理系统非常有必要。采用嵌入式的系统的设计方案可以将算法集成于硬件系统之中，实现软件硬件平台一体化。能够实现在电路板中将编码器数据读入、处理转化为角度值，并驱动液晶显示模块实时显示。具有体积小、实时性好、调试方便等优点。

发明内容
本发明的目的，在于提出一种编码器信号实时处理系统及方法，实现编码器数据的实时采集、处理、显示。为实现上述目的，本发明所采用的硬件装置为一块嵌入了 FPGA的电路板，其中包括一块FPGA、一块IXD，三种编码器接入模块以及外围配置电路。各个硬件组成部分需要满足所述的FPGA为低功耗处理器，它需要足够多的逻辑资源和内嵌存储单元，所述的LCD模块为1602型号，所述的增量式编码器接入模块包含一个差分转单端芯片DS26LV32ATM，所述的并行输出绝对值编码器接入模块包含两个电平转化芯片74LVT244，所述的SSI输出绝对值编码器接入模块包含一个单端转差分芯片DS26V31，并利用了所述的差分转单端芯片DS26LV32ATM，外围配置电路包括IOOMHz的晶振CRYSTAL, XCF04S的PROM以及电源系统。各个硬件组成部分之间的连接关系为编码器与FPGA之间通过编码器接入模块相连。FPGA直接与IXD相连；晶振输出端直接与FPGA相连。编码器实时处理系统的实现编码器数字信号处理的流程如下(I)FPGA通过增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块将不同种类编码器数字信号读入到FPGA ；(2)通过Verilog编程，在FPGA内实现编码器数字信号预处理转化为普通二进制信号;(3)通过Verilog编程，在FPGA内将普通二进制信号转化为角度值；(4) FPGA驱动IXD实时显示编码器的角度值。本发明的显著特点在于以下几点(I)采用嵌入式系统设计方案，将整个编码器信号处理系统集成在一个电路板上，实现软硬件平台一体化，体积小，调试方便；(2)外部接口丰富，增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块提供三种接口，可将各种编码器数字信号读入到FPGA中；(3)采用FPGA，利用Verilog编程，开发出合理的信号处理算法，能提高信号的处 理能力；(4)实时性好，采用IOOMHz的晶振，运算速度、显示速度快，可以满足实时显示。(5)处理算法可根据编码器的精度(编码器数据位数)不同而修改，以适应编码器精度上的变化。


图I.编码器信号实时处理系统的系统框图。图2.编码器信号实时处理的流程图。
具体实施例方式下面根据附图对本发明的具体实施方式
作进一步的详细说明。图I是编码器信号实时处理系统的系统框图。本发明所采用的硬件装置为一块嵌入了 FPGA的电路板，其中包括一块FPGA、一块IXD，三种编码器接入模块以及外围配置电路。所述的FPGA是Xilinx公司的spartan6系列的XC6SLX9FPGA，这款FPGA的片内逻辑单兀有 1430 个 Slices, 11440 个 Fip-Flops。spartan6 系列的 FPGA 为 Xilinx 公司新推出的有批量应用、最低成本的FPGA器件，采用45nm低功耗铜工艺，在成本、性能和功耗上达到最好的平衡。FPGA是基于SRAM工艺的，所以掉电后，FPGA恢复为白片，内部逻辑消失。为了使FPGA反复使用，采用了一个XCF04S的PROM以主串模式对FPGA进行配置。所述的增量式编码器接入模块用到了一个8端的接插件和一个差分转单端芯片DS26LV32ATM ;所述的并行输入绝对值编码器接入模块包含一个16端的接插件和两个电平转换芯片74LVT244 ;所述的SSI输入绝对值编码器接入模块包含一个6端的接插件和一快单端转差分芯片DS26V31，并用了上面提到的DS26LV32ATM的一个通道。所述的LCD为ybl602DB，它可以允许3. 3v供电，其管脚可直接与FPGA相连。低压，微功耗，显示信息量大。IXD1602内置192种字符，显示字符时，要先输入显示字符地址，操作方便。图2是编码器信号处理的流程图。对于增量式编码器，FPGA首先将数据读入。由于电动机的旋转或机械设备的震动，会使编码器输出脉冲抖动，所以对读入的数据进行去抖动处理。然后根据输入A、B相的相位关系，判断编码器是正转还是反转，根据判断结果决定计数器加I或减I。再将计数器中存储的二进制数转化为角度值。最后驱动液晶显示屏实时显示角度值。对于并行输出绝对值编码器，FPGA首先将数据读入，由于电动机的旋转或机械设备的震动，会使编码器输出脉冲抖动，所以对读入的数据进行去抖动处理。然后将读入的格雷码二进制形式转化为普通二进制形式。再将普通二进制数据转化为角度值。最后驱动液晶显示屏实时显示角度值。对已SSI输出绝对值编码器，FPGA首先将数据读入，由于电动机的旋转或机械设备的震动，会使编码器输出脉冲抖动，所以对读入的数据进行去抖动处理。然后将输入的串行数据转化为并行数据。再将普通二进制数据转化为角度值，随后驱动液晶显示屏实时显示角度值。基于Verilog编程的软件算法运行于FPGA中，主要对三种编码器数据的处理算法 构成。其中软件算法都可根据三种编码器的精度不同(数据位数不同)而修改，以适应编码器精度上的变化，然后重新烧写到FPGA中。
权利要求
1.一种编码器信号实时处理系统，它包括一块低功耗的FPGA、增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块、一个LCD模块及其外围配置电路，其特征在于 所述的FPGA为低功耗处理器，它需要足够多的逻辑资源和内嵌存储单元，所述的LCD模块为1602型号，所述的增量式编码器接入模块包含一个差分转单端芯片DS26LV32ATM，所述的并行输出绝对值编码器接入模块包含两个电平转化芯片74LVT244，所述的SSI输出绝对值编码器接入模块包含一个单端转差分芯片DS26V31，并利用了所述的差分转单端芯片DS26LV32ATM，外围配置电路包括IOOMHz的晶振CRYSTAL，XCF04S的PROM以及电源系统； 各个硬件组成部分之间的连接关系为编码器与FPGA之间通过编码器接入模块相连；FPGA直接与IXD模块相连；晶振输出端直接与FPGA相连。
2.一种如权利要求I所述编码器信号实时处理系统的信号处理方法，其特征在于不同种类编码器的数字信号可分别通过增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块输入电路板，然后传给FPGA，FPGA对信号进行处理，并将转换后的角度值实时输出到LCD上。编码器信号实时处理、显示步骤如下 1)FPGA通过增量式编码器接入模块、并行输出绝对值编码器接入模块、SSI输出绝对值编码器接入模块将不同种类编码器数字信号读入到FPGA ； 2)通过Verilog编程，在FPGA内实现编码器数字信号预处理转化为普通二进制信号； 3)通过Verilog编程，在FPGA将普通二进制信号转为角度值； 4)FPGA驱动液晶显示模块实时显示出角度值。
全文摘要
本发明公开了一种编码器信号实时处理系统及方法，它主要用于将编码器数字信号读入FPGA、然后将数据进行处理、转化为角度值，并将角度值实时输出到LCD上。本发明采用的技术方案包括硬件部分和软件部分。硬件部分主要包括一块FPGA做控制器，三种编码器接入模块，一个LCD模块、以及外围配置电路。软件部分主要包括编码器数字信号接收、数据处理、LCD驱动显示。本发明的优点在于，仅用一个电路板可将多种编码器的数字信号读入、处理并实时显示在LCD上，可独立运行，无需将编码器数据传输到上位机上，从而简化系统。可方便置于各种平台之上，用于实时显示编码器角度值。
文档编号G01D7/00GK102928004SQ20121043162
公开日2013年2月13日 申请日期2012年11月1日 优先权日2012年11月1日
发明者岳振, 顾海峰, 李范鸣 申请人:中国科学院上海技术物理研究所