专利名称：片上时钟不确定性的测量电路装置及系统的制作方法
技术领域：
本发明涉及芯片时钟不确定性的测量技术领域，特别是涉及一种微处理器的能够 测量出时钟偏差甚至时钟抖动的片上测量电路装置及系统。
背景技术：
现在计算机很多时候需要使用时钟，例如，确保许多操作按照正确顺序发生或同 步发生。因此，时钟自身接近同步地工作是很重要的。典型地，两个时钟通常不是理想同步 的，并且时钟之间存在定时差异。另外，两个时钟之间定时差异随着时间而变化。时钟定时 差异的这种变化被称为时钟相位差或时钟偏差(clock skew)。许多计算机定时协议需要如 两个时钟之间的时间偏差的信息。片上测量时钟的不确定性(On-Chip Clock Uncertainty Measurement)系统适合 于处理大量的数据，同时这种可测性设计更适用于测试性芯片和大规模生产。如图1所示，现有的片上测量时钟的不确定性系统包括有由国际商业机器公 司(International Business Machines Corporation, IBM 公司)基于时间数字转换器 (Time-to-Digital Conver ter，TDC)原理设计的SKITTER电路，其是目前应用较为广泛的 片上测量时钟的不确定性系统。该SKITTER电路包含两条由相同低扇出负载的反相器(INV)组成的延迟线 (DelayLine, DL)，该延迟线足够长以保证在工作频率最低时依然可以容纳至少一个周期的 时钟延迟；然后利用相对的时钟通过D类型触发器(D type flip-flop，DFF)对延迟线采 样，采样结果送入扫描链Gcan Chain)，得到如图2所示的扫描结果，以备后续数据分析及 操作。该SKITTER电路对于单独一组时钟数据分析，进行若干个周期的数据累计，若时 钟周期出现长短变化的情况，则说明检测到了电路中的时钟抖动(jitter)，其大小可以通 过反相器(INV)的延迟和跳动级数计算得出。对于两组时钟数据同时分析，若两个时钟 的相同周期沿存在相位差，说明它们之间存在时钟偏差(skew)，其大小也可以通过反相器 (INV)的延迟和相差的级数计算得出。在IBM的设计中SKITTER电路一共有1 级反相器(INV)，每级的延迟为5_8皮秒 (picosecond, PS)，这也是该电路的测量精度。由此可以看出，该电路的测量精度会受到工 艺的制约。为了提高测量精度而提出了一种新的电路结构游标延迟线(Vernier Delay Line，VDL)，如图3所示，组成两条延迟线的反相器(INV)延迟不同，设差值为τ，那么一个 时钟信号通过一条延迟线对另一时钟信号采样，每一次采样都会有一个大小等于τ的微 小延迟差的积累，类似于游标卡尺的原理。若两时钟信号之间的时钟偏差(skew)为Tskew， 那么延迟线的长度应至少为Tskew/ τ，由此看出该电路规模过大。另外由于工艺、电压和温 度偏差(Process，Voltage and Temperature Variation, PVT)等因素的影响，分立的反相 器(INV)之间存在一定的性能偏差，会使测量精度存在PS量级的误差，因此该电路在实际应用中很难起到理想的效果。也有人曾提出过采样(Sub-Sampling)的方法，即用低频采样信号对待测时钟信 号进行采样，根据统计学原理计算时钟偏差(skew)。但这种方法需要对大量数据的进行存 储和计算，同时需要引入另外一个频率的时钟，这在实际中存在很大困难，因此目前还没有 大规模工业应用。经过分析发现，现有这些技术主要采用了单一线性的延迟方式来调节时钟，所面 临的主要问题就是测量范围和测量精度较小，同时所需要处理的数据量和所需要的电路规 模都也比较大。而且较长的延迟线还会引入较大的噪声。并且对于象SKITTER这样的电路， 对工艺过于依赖，需采用特定的工艺才能够实现其测量精度，不具有普适性。

发明内容
本发明的目的在于提供一种片上时钟不确定性的测量电路装置和系统，其采用一 种复合非线性延迟线来对时钟偏差甚至时钟抖动进行片上测量，测量精度高，所需数据量 小。为实现本发明目的而提供的一种片上时钟不确定性的测量电路装置，其特征在 于包括延迟电路和检测单元；所述延迟电路包括粗调电路和细调电路；来自片上同一时 间源的两个不同测量点的两路待测时钟信号A和时钟信号B ；所述延迟电路对时钟信号A 和时钟信号B进行延迟经过所述粗调电路对时钟信号A和时钟信号B粗调延迟后，所述细调电路对粗调 后的时钟信号A和时钟信号B进行细调延迟；检测单元对经细调后的时钟信号A和时钟信 号B的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，根据细调后的时钟信号A和时 钟信号B的粗调延迟和细调延迟，计算得到时钟信号A和时钟信号B的时钟偏差。以上技术方案还可以通过以下方式进一步改进。所述粗调电路是粗调单元，所述细调电路是2n+l个并联的差值延迟单元，其中，η 为自然数；经过所述粗调单元对时钟信号A和时钟信号B粗调延迟后，将粗调后的时钟信号 A和时钟信号B各自分成2η+1路并联信号；然后，分别将所述2η+1路并联信号两两一对输 入到2η+1个并联的差值延迟单元进行细调；所述2η+1个并联的差值延迟单元对经过的两 路时钟信号形成的延迟差的比例为η η-1 ... 0 ... -(η-1) -η。所述差值延迟单元包括第一细调单元和第二细调单元；粗调后的时钟信号A和时 钟信号B分别由第一细调单元和第二细调单元进行细调；2η+1个差值延迟单元中的第一 细调单元与第二细调单元分别对两路信号形成的延迟比例分别为η 0 ； (η-1) 0；...； 0 0 ；…0 (η-1) ；0 η。为实现本发明目的而提供的一种片上时钟不确定性的测量系统，其特征在于包 括片上时钟不确定性的测量电路装置和标尺电路；所述片上时钟不确定性的测量电路装置 包括延迟电路和检测单元；所述延迟电路包括粗调电路和细调电路；来自片上同一时间源 的两个不同测量点的两路待测时钟信号A和时钟信号B ；所述延迟电路对时钟信号A和时 钟信号B进行延迟经过所述粗调单元对时钟信号A和时钟信号B粗调延迟后，将粗调后的时钟信号A和时钟信号B各自分成2n+l路并联信号；然后，分别将所述2n+l路并联信号两两一对输 入到2n+l个并联的差值延迟单元进行细调；所述2n+l个并联的差值延迟单元对经过的两 路时钟信号形成的延迟差的比例为η η-1 . . . 0 ... -(η-1) _η ；检测单元对 经细调后的时钟信号A和时钟信号B的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，根据细调后的时钟信号A和时 钟信号B的粗调延迟和细调延迟，计算时钟信号A和时钟信号B的时钟偏差；所述标尺电路包括延迟单元环形振荡器和差值延迟单元环形振荡器；所述延迟单 元环形振荡器用于测量片上时钟不确定性的测量电路装置粗调精度的真实大小，所述差值 延迟单元环形振荡器用于测量所述片上时钟不确定性的测量电路装置细调精度的真实大 小。本发明的有益效果本发明的一种片上时钟不确定性的测量电路装置及系统，具 有控制数据少，测量范围大，测量精度高等特点，另外在一定程度上可以减小实际电路的面 积。


图1是现有技术中的基于时间数字转换器原理设计的SKITTER电路示意图；图2是图1所示电路的采样示意图；图3是现有技术中的游标延迟线电路示意图；图4是本发明的片上时钟不确定性的测量电路装置的电路示意图；其中，1时钟偏差和时钟抖动的测量电路111第一多路选择器，112第二多路选择器；121第一粗调单元输入缓冲器，122第二粗调单元输入缓冲器；131第一粗调单元，132第二粗调单元；141第一细调输入缓冲器，142第二细调输入缓冲器；15差值延迟单元；图5是图4所示第一粗调单元的电路示意图；图6是图4所示通过增加负载电容实现多组并联的差值延迟单元的电路示意图；图7是本发明的标尺电路的电路示意图；图8是本发明的与非门(NAND)的二选一控制器的电路示意图；图9是本发明的与非门(NAND)的互补对称结构的示意图；图10是本发明的采用了金属-氧化物-半导体场效应管(M0S管)负载的反相器 结构的示意图；图11是本发明的鉴相器的电路示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明的片上时钟不确定的测量电路装置及系统进行进一步详细说明。应当理解，此处所 描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的片上时钟不确定性的测量电路装置及系统，利用了延迟锁相环 (Delay-Locked Loop)的原理。本发明实施例的片上时钟不确定性的测量系统，包括两部 分一片上时钟不确定性的测量电路装置l(Skew and Jitter Measurement, SJM)；和一标 尺电路(Ring)。其中，片上时钟不确定性的测量电路装置，用于测量片上时钟的时钟偏差(skew) 和时钟抖动(jitter)；包括延迟电路(包括粗调电路和细调电路)，检测单元和取样单元。 粗调电路对时钟信号的延迟是基本延迟单元(DC)的延迟D的偶数倍(即粗调电路的精度 为基本延迟单元(DC)的延迟D)，细调电路对时钟信号的延迟小于基本延迟单元(DC)的延 迟D(即细调电路的精度小于基本延迟单元(DC)的延迟D)。一种片上时钟不确定性的测量电路装置，其特征在于包括延迟电路和检测单元；所述延迟电路包括粗调电路和细调电路；来自片上同 一时间源的两个不同测量点的两路待测时钟信号A和时钟信号B ；所述延迟电路对时钟信 号A和时钟信号B进行延迟经过所述粗调电路对时钟信号A和时钟信号B粗调延迟后，所述细调电路对粗调 后的时钟信号A和时钟信号B进行细调延迟；检测单元对经细调后的时钟信号A和时钟信 号B的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，根据细调后的时钟信号A和时 钟信号B的粗调延迟和细调延迟，计算时钟信号A和时钟信号B的时钟偏差。所述粗调电路是粗调单元，所述细调电路是2n+l个并联的差值延迟单元，其中，η 为自然数；经过所述粗调单元对时钟信号A和时钟信号B粗调延迟后，将粗调后的时钟信号 A和时钟信号B各自分成2η+1路并联信号；然后，分别将所述2η+1路并联信号两两一对输 入到2η+1个并联的差值延迟单元进行细调；所述2η+1个并联的差值延迟单元对经过的两 路时钟信号形成的延迟差的比例为η η-1 ... 0 ... -(η-1) -η。每个所述差值延迟单元包括第一细调单元和第二细调单元；粗调后的时钟信 号A和时钟信号B分别由第一细调单元和第二细调单元进行细调；2η+1个差值延迟单 元中的第一细调单元与第二细调单元分别对两路信号形成的延迟比例分别为η 0； (η-1) 0 ；…；0 0 ；…0 (η-1) ；0 η。所述检测单元为2η+1个鉴相器，所述2η+1个鉴相器分别与2η+1个差值延迟单元 连接；所述鉴相器对细调后的时钟信号A和时钟信号B比较相位先后，输出0或1。所述鉴相器的输出出现0和1交界时(只能判断细调后的时钟信号A和时钟信号 B相位相同出现在0和1交界过程中)，时钟信号A和时钟信号B的时钟偏差(只能近似 取)为粗调单元对两路时钟信号的延迟之差加上输出0和1交界的两个差值延迟单元对两 路时钟信号的延迟之差的平均值。标尺电路包括两个环形振荡器(Ring Oscillator)延迟单元环形振荡器(Ring_ DC)和差值延迟单元环形振荡器(Ring_SDC)。延迟单元环形振荡器(Ring_DC)，用于测量基 本延迟单元(DC)的实际延迟D实，即片上时钟不确定性的测量电路装置粗调精度的真实大 小；差值延迟单元环形振荡器(Ring_SDC)，用于测量差值延迟单元(SDC)的实际单位延迟 差d实，即片上时钟不确定性的测量电路装置细调精度的真实大小。优选的，片上时钟不确定性的测量电路装置1 (Skew and Jitter Measurement,SJM)，如图4所示，包括粗调单元13 (即粗调电路)，9组并联的差值延迟单元15 (即细调电 路)，9个鉴相器(PD)(即检测单元)，9个与鉴相器相连的D类型触发器(DFF)(即取样单 元)；来自片上同一时间源的两个不同测量点的两路时钟信号(时钟信号A和时钟信号 B)，将粗调的时钟信号输入到鉴相器(PD)和D类型触发器(粗调的时钟信号用来控制鉴 相器的鉴相过程和触发器的取样，属于现有技术，在此不作详细描述)；将细调后的时钟信 号输入到鉴相器(PD)进行鉴相，D类型触发器(DFF)对鉴相结果进行取样；D类型触发器 (DFF)的输出显示经延迟后的时钟信号A和时钟信号B相位同步(即D类型触发器的输出 出现0和1交界)时，根据D类型触发器(DFF)的输出，计算出同一时间源的两个时钟信号 (时钟信号A和时钟信号B)的时间偏差。其中，如图4所示，粗调单元13包括第一粗调单元131和第二粗调单元132，时钟 信号A和时钟信号B分别由第一粗调单元131和第二粗调单元132进行粗调。第一粗调单 元131和第二粗调单元132都采用4位数字控制延迟线(DCDL-4)，4位数字控制延迟线采 用二进制控制结构，其优点是可以用较少的控制信号控制步长较小但范围较大的延迟。如图5所示，第一粗调单元131的4位数字控制延迟线由4组延迟单元以二进制 的形式串联组成。所述4组延迟单元分别是16级延迟单元(DCX 16)，8级延迟单元(DCX 8)，4级延 迟单元(DCX4)和2级延迟单元(DCX2) ；16级延迟单元(DCX 16)包括16个串联的基本 延迟单元，其他级延迟单元同理。每组延迟单元与传输线并联后与二选一控制器(MUX2)相 连，4组延迟单元的数字控制信号(CA16，CA8，CA4，CA2)分别输入到相应的二选一控制器 (MUX2)，通过数字控制信号控制相应组延迟单元。数字控制信号由扫描链来提供。采用扫 描链控制数字控制延迟是现有技术，非本发明之重点，在此处只作为一种工具使用，在此处 不予详细描述。控制时CA16 = 1，表示由16级延迟单元产生的延迟计入ECDL_4的延迟；CA16 =0，表示由16级延迟单元产生的延迟不计入的延迟。同理，CA8控制8级延迟单 元；CA4控制4级延迟单元；CA2控制2级延迟单元。设1级基本延迟单元(DC)的延迟为 D (在本实施例中，1级基本延迟单元的延迟的单位为皮秒，其中1，000, 000, 000, 000皮秒= 1秒)，那么这4组延迟单元的组合可以使形成2D的0_15之间的任意整数倍延迟。如图4所示，差值延迟单元(Subtracted Delay Cell，SDC) 15由并联形式实现。采 用并联结构一方面不需要对差值延迟单元进行控制，减少了控制位、控制难度及测量时间； 另一方面可以实现更小的延迟，增大测量精度。优选的，将经粗调后的时钟信号A分为奇数路S = 2n+l (第Al、第A2、第
A3.......；η = 1,2,3,......)，经粗调的时钟信号B分为奇数路S = &ι+1(第Bi、
第Β2、第Β3、...... ；η = 1,2,3,......)。然后两两(第Al和第Bi、第Α2和第Β2、
第A 3和第Β3.......)输入到奇数组(S = 2η+1, η = 1,2,3......)并联的差值延迟
单元进行细调；经奇数组(S = 2η+1, η = 1,2,3......)并联的差值延迟单元细调延
迟后，所述2n+l个并联的差值延迟单元对经过的两路时钟信号形成的延迟差的比例为 η n-1 ... 0 ... -(n-1) -η。在本实施例中，S = 2n+l = 9，即 η = 4。较 佳地，为了实现精度小于1级基本延迟单元(DC)的延迟D(即一个门的延迟)，本发明通过增加负载电容的方式来实现差值延迟单元。优选的，如图4所示，S = 2n+l = 9，即η = 4。经9组并联的差值延迟单元细 调延迟后，所述9组并联的差值延迟单元对经过的两路时钟信号形成的延迟差的比例为 4 3 2 1 0 -1 -2 -3 -4。所述差值延迟单元包括第一细调单元和第二细调单元；粗调后的时钟信号A和时 钟信号B分别由第一细调单元和第二细调单元进行细调；2η+1个差值延迟单元中的第一 细调单元与第二细调单元分别对两路信号形成的延迟比例分别为η 0 ； (η-1) 0；...；
0 0 ；…0 (η-1) ；0 η。2η+1个差值延迟单元中的第一细调单元与第二细调单元分别对两路信号形成的 延迟比例分别为 4 0 ;3 0 ;2 0 ;1 0 ;0 0 ;0 -1 ;0 -2 ;0 -3 ;0 -4。如图6所示，SDC_4、SDC_3、SDC_2、SDC_1和SDC_R分别在前两级DC输出端增加了 4、3、2、1和0级金属-氧化物-半导体场效应管(M0S管)负载，由于并联电容是线性增加 的，那么在图 4 中的9种组合(SDC_4，SDC_R)、(SDC_3, SDC_R)、(SDC_2, SDC_R)、(SDC_1，SDC_ R)、(SDC_R, SDC_R)、(SDC_R, SDC_1)、(SDC_R, SDC_2)、(SDC_R, SDC_3)及(SDC_R, SDC_4)， 经细调后时钟信号A和时钟信号B的9组并联的差值延迟单元对经过的两路时钟信号形成 的延迟差的比例为4 3 2 1 0 -1 -2 -3 -4。这个差值延迟单元的单位 延迟差d由负载电容大小决定，可以实现一组精确的小延迟单元。即图4所示9组差值延 迟单元的对经过的两路时钟信号形成的延迟差分别为4d，3d，2d，ld，0，-Id, -2d，-3d，-4d， 经9组并联的差值延迟单元细调延迟后，所述9组并联的差值延迟单元对经过的两路时钟 信号形成的延迟差的比例为4 3 2 1 0 -1 -2 -3 -4。更佳地，本发明中的金属-氧化物-半导体场效应管(M0S管)尺寸与DC中的金 属-氧化物-半导体场效应管(M0S管)相同，这样也可以避免因工艺造成的过大偏差。并 联的差值延迟单元组数的确定，可由基本延迟单元(DC)的仿真延迟Dfirt和并联的差值延迟 单元的仿真单位延迟差的d^^得到，并联的差值延迟单元的组数S (即2n+l)，则需要满足 式(1)的要求
权利要求
1.一种片上时钟不确定性的测量电路装置，其特征在于包括延迟电路和检测单元；所述延迟电路包括粗调电路和细调电路；来自片上同一时 间源的两个不同测量点的两路待测时钟信号A和时钟信号B ；所述延迟电路对时钟信号A 和时钟信号B进行延迟经过所述粗调电路对时钟信号A和时钟信号B粗调延迟后，所述细调电路对粗调后的 时钟信号A和时钟信号B进行细调延迟；检测单元对经细调后的时钟信号A和时钟信号B 的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，根据细调后的时钟信号A和时钟信 号B的粗调延迟和细调延迟，计算得到时钟信号A和时钟信号B的时钟偏差。
2.根据权利要求1所述的片上时钟不确定性的测量电路装置，其特征在于所述粗调电路是粗调单元，所述细调电路是2n+l个并联的差值延迟单元，其中，η为自 然数；经过所述粗调单元对时钟信号A和时钟信号B粗调延迟后，将粗调后的时钟信号A和 时钟信号B各自分成2η+1路并联信号；然后，分别将所述2η+1路并联信号两两一对输入到 2η+1个并联的差值延迟单元进行细调；所述2η+1个并联的差值延迟单元对经过的两路时 钟信号形成的延迟差的比例为η η-1 ... 0 ... -(η-1) -η。
3.根据权利要求2所述的片上时钟不确定性的测量电路装置，其特征在于所述差值延迟单元包括第一细调单元和第二细调单元；粗调后的时钟信号A和时钟信 号B分别由第一细调单元和第二细调单元进行细调；2η+1个差值延迟单元中的第一细调单元与第二细调单元分别对两路信号形成的延迟 比例分别为 η 0 ； (η-1) 0;... ；0 0 ；. . . 0 (η-1) ；0 η。
4.根据权利要求2或3所述的片上时钟不确定性的测量电路装置，其特征在于所述检测单元为2η+1个鉴相器，所述2η+1个鉴相器分别与2η+1个差值延迟单元连接；所述鉴相器对细调后的时钟信号A和时钟信号B比较相位先后，输出0或1。
5.根据权利要求4所述的片上时钟不确定性的测量电路装置，其特征在于所述鉴相器的输出出现0和1交界时，时钟信号A和时钟信号B的时钟偏差为粗调单 元对两路时钟信号的延迟之差加上输出0和1交界的两个差值延迟单元对两路时钟信号的 延迟之差的平均值。
6.根据权利要求2所述的片上时钟不确定性的测量电路装置，其特征在于所述粗调单元，包括第一粗调单元和第二粗调单元；时钟信号A和时钟信号B分别由第 一粗调单元和第二粗调单元进行粗调；所述第一粗调单元和第二粗调单元为4位数字控制延迟线，所述4位数字控制延迟线 为二进制控制结构。
7.根据权利要求6所述的片上时钟不确定性的测量电路装置，其特征在于 所述4位数字控制延迟线包括基本延迟单元，所述基本延迟单元的仿真延迟Dfirt ； 所述并联的差值延迟单元的仿真单位延迟差的Clfirt，所述并联的差值延迟单元的组数S = 2η+1，满足下式的要求
8.根据权利要求6所述的片上时钟不确定性的测量电路装置，其特征在于 所述4位数字控制延迟线包括基本延迟单元，所述基本延迟单元的仿真延迟Dfirt ； 所述并联的差值延迟单元的仿真单位延迟差的Clfirt，所述并联的差值延迟单元的组数S = 2n+l，满足下式的要求S-I 2
9.根据权利要求4所述的片上时钟不确定性的测量电路装置，其特征在于所述鉴相器分别对两路时钟信号的连续三个周期进行相位比较，2n+l个鉴相器输出三 组输出信号，根据三组输出信号的0和1相邻位置改变的位数，设最大的0和1相邻的位置 改变的位数为M ；计算得到两待测时钟信号的时钟抖动、ittCT为、ttCT = MXd； 其中，d是所述并联的差值延迟单元的单位延迟差。
10.根据权利要求7或8所述的片上时钟不确定性的测量电路装置，其特征在于 所述基本延迟单元是带金属-氧化物-半导体场效应管负载的反相器。
11.根据权利要求2所述的片上时钟不确定性的测量电路装置，其特征在于 所述并联的差值延迟单元通过增加负载电容的方式来实现。
12.根据权利要求4所述的片上时钟不确定性的测量电路装置，其特征在于 所述鉴相器是用四级SR锁存器串联的主从触发器的鉴相器。
13.一种片上时钟不确定性的测量系统，其特征在于 包括片上时钟不确定性的测量电路装置和标尺电路；所述片上时钟不确定性的测量电路装置包括延迟电路和检测单元；所述延迟电路包括 粗调电路和细调电路；来自片上同一时间源的两个不同测量点的两路待测时钟信号A和时 钟信号B ；所述延迟电路对时钟信号A和时钟信号B进行延迟经过所述粗调单元对时钟信号A和时钟信号B粗调延迟后，将粗调后的时钟信号A和 时钟信号B各自分成2n+l路并联信号；然后，分别将所述2n+l路并联信号两两一对输入到 2n+l个并联的差值延迟单元进行细调；所述2n+l个并联的差值延迟单元对经过的两路时 钟信号形成的延迟差的比例为η η-1 ... 0 ... -(η-1) _η ；检测单元对经 细调后的时钟信号A和时钟信号B的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，根据细调后的时钟信号A和时钟信 号B的粗调延迟和细调延迟，计算时钟信号A和时钟信号B的时钟偏差；所述标尺电路包括延迟单元环形振荡器和差值延迟单元环形振荡器；所述延迟单元环 形振荡器用于测量片上时钟不确定性的测量电路装置粗调精度的真实大小，所述差值延迟 单元环形振荡器用于测量所述片上时钟不确定性的测量电路装置细调精度的真实大小。
14.根据权利要求13所述的片上时钟不确定性的测量系统，其特征在于所述检测单元为2η+1个鉴相器，所述2η+1个鉴相器分别与2η+1个差值延迟单元连 接；所述鉴相器对细调后的时钟信号A和时钟信号B比较相位先后，输出0或1 ；所述鉴相器的输出出现0和1交界时，时钟信号A和时钟信号B的时钟偏差为粗调单元对两路时钟信号的延迟之差加上输出0和1交界的两个差值延迟单元对两路时钟信号的延迟之差的平均值。
15.根据权利要求13所述的片上时钟不确定性的测量系统，其特征在于 所述粗调单元包括基本延迟单元，所述基本延迟单元的实际延迟为D^所述差值延迟 单元的实际单位延迟差为d实；
全文摘要
本发明提供一种片上时钟不确定性的测量电路装置，包括延迟电路和检测单元；延迟电路包括粗调电路和细调电路；来自片上同一时间源的两个不同测量点的两路待测时钟信号A和时钟信号B；经过粗调电路对时钟信号A和时钟信号B粗调延迟后，细调电路对粗调后的时钟信号A和时钟信号B进行细调延迟；检测单元对经细调后的时钟信号A和时钟信号B的相位进行检测；在细调后的时钟信号A和时钟信号B相位相同时，计算得到时钟信号A和时钟信号B的时钟偏差。本发明还提供一种包括上述测量电路装置的测量系统，还包括标尺电路。本发明采用一种复合非线性延迟线来对时钟偏差甚至时钟抖动进行片上测量，测量精度高，所需数据量小。
文档编号G01R31/317GK102073008SQ20101053478
公开日2011年5月25日 申请日期2010年11月8日 优先权日2010年11月8日
发明者于航, 杨旭 申请人:北京龙芯中科技术服务中心有限公司