专利名称：双模式信号采集板的制作方法
技术领域：
l
本实用新型涉及一种双模式信号采集板，属于数据采集技术领域。
背景技术：
高速信号采集板主要应用于SAR回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等需要超高速、超带宽信号采集等场合。现有的高速信号采集板通常存在两个技术难题， 一是在GSPS数据采集速率下，通道间同步、多种触发方式控制、采集数据预处理以及传输、数据缓存、时钟网络分布等问题变得难以处理；二是对超高频、超带宽的模拟信号一般都采用正交双通道采样，但对于超高频、超带宽的模拟信号很难做到严格的正交，^这就会影响采样信号的质量。
发明内容
本实用新型的目的是克服在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布等问题；同时本实用新型还实现了利用两片2GSPS采样率的ADC芯片完成交织4GSPS单通道数据采集，可直接对实信号进行采样，避免对模拟信号作正交处理，从而提高信号采样质量。
本实用新型所涉及的一种双模式信号采集板可实现两种工作模式，分别是双通道模式和交织模式双通道模式可以实现2GSPS双通道数据采集，交织模式可以实现单通道4GSPS数据采集。该采集板包括一个电源模块、 一个时钟模块、 一个功分器模块、两个ADC模块、两个多路分配模块、 一个数据预处理模块、 一个数据缓存模块、 一个控制接口模块和一个主控模块，本实用新型的功能模块原理框图见图1，其中
电源模块为该板上的各个功能模块提供工作电压；
时钟模块接收外界提供的模拟正弦信号，经过转换之后为两个ADC模块提供采样时钟；功分器模块工作在交织模式下，它将一路模拟信号分成两路等幅等相的模拟信号分别提供给两路ADC模块；
ADC模块包括一片2GSPS采样率、3GHz模拟信号带宽的ADC芯片，用于将外界输入的模拟信号高速地变换为数字信号并输出给多路分配模块；
多路分配模块将ADC模块输出的高速数据分流成4路低速数据流并输出给数据预处理模块；
数据预处理模块接收多路分配模块输出的分流后的低速数据，完成数据整合、预处理工作，并将处理后的数据输出给数据缓存模块；
数据缓存模块介于数据预处理模块和控制接口模块之间，用来缓存需要上传至主控模块的数据；
控制接口模块与数据缓存模块以及主控模块相连，可以将数据缓存模块中的数据以及板卡状态信息上传给主控模块，也可以向数据缓存模块发送上位机对板卡的控制命令；
主控模块通过PCI总线与上位机通信，作为上位机与板卡内部通信的媒介，负责把上位机的控制命令传输到板卡内部，或者把板卡采集的数据以及板卡状态信息传输给上位机；
该双模式信号采集板通过CPCI接口的Jl与上位机通信，通过CPCI接口的J3进行板间通信，通过CPCI接口的J4、 J5将采集到的数据输出给系统中的其他处理板。
两种工作模式可以通过电阻跳线来选择，再进行相关的设置就可以实现相应模式的数据采集。有益效果
基于以上实现方案，该高速数据采集板卡具有以下特征双通道2GSPS(双
通道模式)和单通道4GSPS (交织模式)的采样率，3GHz的模拟输入带宽，1M Sample的数据缓存深度，具有外触发、过门限检测触发等多种触发方式，多种对外的高速接口，包括PCI、自定义I/0接口和RapidlO接口，以及很强的信号处理能力。克服了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布等问题，并通过交织4GSPS单通道数据采集，提高了信号采样质量。

图1是本实用新型的功能模块原理框图2是本实用新型一种具体实施方式
的具体实现框图3是本实用新型一种具体实施方式
的时钟模块具体结构框图4是本实用新型一种具体实施方式
的数据釆集通道具体结构框图。
具体实施方式
以下结合附图与具体实施方式
对本实用新型做进一步详细描述本实用新型所涉及的一种双模式信号采集板的具体实施方式
的具体实现框图见图2:
电源模块包括9片电源转换芯片；
时钟模块包括一片型号为MAX9600的比较器和一片型号为MC100LVEP14
的时钟驱动芯片；
功分器模块包括一片型号为RPS-2-30+的一分二功分器芯片；ADC模块包括一片型号为TS83102G0的ADC芯片；多路分配模块包括一片型号为AT84CS001的多路分配芯片；数据预处理模块包括一片型号为XC5VSX95T的FPGA芯片；数据缓存模块包括四片型号为IDT7240118的FIFO芯片；控制接口模块包括一片型号为XC5VLX30的FPGA芯片；主控模块包括一片型号为TMS320C6455的DSP芯片。外部提供的模拟正弦信号经过时钟模块内的比较器MAX9600芯片产生方
波时钟，再由时钟驱动芯片MC100LVEP14分为三路时钟，然后根据板卡的工
作模式取其中两路分别提供给两路ADC芯片，具体配置方式见图3。
该双模式信号采集板包括两个数据采集通道，数据采集通道具体结构见图
4，每个通道包括一片型号为TS83102G0的ADC芯片和一片型号为AT84CS001
的多路分配芯片。
在双通道模式下，两路采样时钟同相，两路ADC芯片的模拟输入信号由两路输入，直接给各自的ADC芯片，两路采集的数据相互之间独立地传输、存储和转发；在交织模式下，两路釆样时钟反相，即相位差180° ，模拟信号由一路输入，然后经过一分二的功分器分成两路等幅等相的模拟信号给两路ADC，两个通道采集的数据最终需要交织在一起，等效地实现两倍的单通道采样率的
采样，即得到该采集板在交织模式下的4GSPS采样率。ADC芯片将时钟以及模 数转换后的10bit数据输出给AT84CS001芯片，AT84CS001芯片把输入的高速 数据流分流成4路10bit低速数据流和低速时钟给XC5VSX95T芯片。
XC5VSX95T芯片接收AT84CS001芯片分流后的数据，然后对数据进行整 合、预处理和转发，将整合和预处理后的数据通过CPCI接口 (J4、 J5)实时地 向板外传输，同时还可以将部分ADC采集的数据缓存入FIFO供DSP读取、处 理和分析，而且XC5VSX95T芯片与CPCI接口 J3有16对GPIO高速串行收 发互联线和4对差分控制线，可以实现板间的高速串行通信和控制。同时， XC5VSX95T芯片完成对整个板卡的复位控制以及ADC数据采集通路的复位、 开始、结束控制和触发控制等。
IDT7240118型FIFO芯片用于缓存部分ADC釆集的数据。每片FIFO最大 存储容量为128KX40bit，每片FIFO的数据宽度为40bit，最高工作时钟频率是 250MHz，所以单片FIFO的最高工作带宽为1.25GB/s，而单通道AD的峰值速 率为2.5GB/s，所以采用两片FIFO作宽度扩展后实时接收一路ADC采集的数据， 该板卡共使用4片FIFO，用于实时缓存两路ADC采集的部分数据。
XC5VLX30芯片读取FIFO中缓存的数据，然后通过EMIF总线传输给DSP， DSP也可以将控制参数传给XC5VLX30实现数据采集控制。同时XC5VLX30 芯片可以完成对整个板卡的复位控制、ADC数据采集通路的复位、开始和结束 控制、触发控制等。XC5VLX30芯片与CPCI接口 J3有4'对差分控制线，实现 板间的控制。
板卡通过电阻跳线选择使用XC5VSX95T和XC5VLX30这两片FPGA中的 一片实现对整个板卡的复位控制、ADC数据采集通路的复位、开始和结束控制、 触发控制等功能。两片FPGA之间有若干互联线，可以实现相互之间的通信。
TMS320C6455型DSP芯片是该采集板的控制核心，它通过CPCI接口 Jl 与主机的PCI接口相连，可以与主机进行数据和命令通信。DSP通过EMIF接 口与板卡内部的XC5VLX30芯片相连，可以把控制命令传输到板卡内部，也可 以把采集的数据读入并处理后传输给主机。1个4通道(或者4个1通道)的高 速SRIO接口与CPCI接口 J3连接实现板间高速串行通信；
权利要求1.一种双模式信号采集板，其特征在于该采集板包括一个电源模块、一个时钟模块、一个功分器模块、两个ADC模块、两个多路分配模块、一个数据预处理模块、一个数据缓存模块、一个控制接口模块和一个主控模块；可实现两种工作模式，分别是双通道模式和交织模式双通道模式实现2GSPS双通道数据采集，交织模式实现单通道4GSPS数据采集；各模块的实现功能为电源模块为该板上的各个功能模块提供工作电压；时钟模块接收外界提供的模拟正弦信号，经过转换之后为两个ADC模块提供采样时钟；功分器模块工作在交织模式下，它将一路模拟信号分成两路等幅等相的模拟信号分别提供给两路ADC模块；ADC模块包括一片2GSPS采样率、3GHz模拟信号带宽的ADC芯片，用于将外界输入的模拟信号高速地变换为数字信号并输出给多路分配模块；多路分配模块将ADC模块输出的高速数据分流成4路低速数据流并输出给数据预处理模块；数据预处理模块接收多路分配模块输出的分流后的低速数据，完成数据整合、预处理工作，并将处理后的数据输出给数据缓存模块；数据缓存模块介于数据预处理模块和控制接口模块之间，用来缓存需要上传至主控模块的数据；控制接口模块与数据缓存模块以及主控模块相连，可以将数据缓存模块中的数据以及板卡状态信息上传给主控模块，也可以向数据缓存模块发送上位机对板卡的控制命令；主控模块通过PCI总线与上位机通信，作为上位机与板卡内部通信的媒介，负责把上位机的控制命令传输到板卡内部，或者把板卡采集的数据以及板卡状态信息传输给上位机；该双模式信号采集板通过CPCI接口的J1与上位机通信，通过CPCI接口的J3进行板间通信，通过CPCI接口的J4、J5将采集到的数据输出给系统中的其他处理板；两种工作模式可以通过电阻跳线来选择，再进行相关的设置就可以实现相应模式的数据采集。
2. 根据权利要求1所述的一种双模式信号采集板，其特征在于使用CPCI6U标准板型，工作在工业控制计算机平台上，时钟模块包括一片型号为MAX9600的比较器和一片型号为MC100LVEP14的时钟驱动芯片；功分器模块包括一片型号为RPS-2-30+的一分二功分器芯片；ADC模块包括一片型号为TS83102G0的ADC芯片；多路分配模块包括一片型号为AT84CS001的多路分配芯片；数据预处理模块包括一片型号为XC5VSX95T的,FPGA芯片；数据缓存模块包括四片型号为IDT7240118的FIFO芯片；控制接口模块包括一片型号为XC5VLX30的FPGA芯片；主控模块包括一片型号为TMS320C6455的DSP芯片。
专利摘要本实用新型涉及一种双模式信号采集板，属于数据采集技术领域。该采集板包括包括电源模块、时钟模块、功分器模块、ADC模块、多路分配模块、数据预处理模块、数据缓存模块、控制接口模块和主控模块，可以实现两种模式数据采集、多种触发方式控制、数据缓存、数据预处理、数据传输等功能。解决了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布难于实现的问题，还解决了利用两片2GSPS采样率的ADC芯片实现交织采样的技术问题。适合应用于SAR雷达回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等对采样速率、输入带宽要求极高的数据采集场合。
文档编号G01S7/02GK201429702SQ200920109018
公开日2010年3月24日 申请日期2009年6月29日 优先权日2009年6月29日
发明者刘国满, 镭 孟, 张雄奎, 方秋均, 高梅国 申请人:北京理工大学