专利名称：基于fpga的高准确度数字频率测量方法
技术领域：
本发明涉及通信测量技术领域，特别涉及一种基于FPGA的高准确度数字频率测
量方法。
背景技术：
频率作为一种最基本到物理量，其测量问题等同于时间到测量，不仅在工程应用 中非常重要，而且在高准确度实时系统中处于核心地位。在实际的频率测量过程中士1个 字计数误差的存在往往是限制频率测量准确度进一步提高的一个重要原因。由于测频技术 的重要性，使其测量方法有了很大的发展，常用的方法有M法、T法很M/T法，但这三种方法 都存在士 1个字计数误差问题。M法是在给定的时间闸门内测量被测信号的脉冲个数。当 被测信号较低时，误差较大，除非间门时间很长，比较适合测量高频信号。T法是通过测量被 测信号的周期再换算出频率，其测量准确度取决于被测信号的周期和计时精度，比较适合 测量低频信号。M/T法是综合上述两种方法，通过测量被测信号数个周期的时间再换算出频 率，提高了测量结果的准确度。这三种方法各有优势，但都无法进一步提高测量结果的准确 度。

发明内容
本发明的目的就是为克服现有技术的不足，针对在MMLS系统中为了实现监测单 元需要新加的频率测量功能的实际需求，设计了这种基于FPGA的完全同步测频方法，利用 完全同步消除了限制频率测量准确度提高到士 1个字计数误差问题，从而使频率测量的准 确度和性能大为改善。本发明是通过这样的技术方案实现的一种基于FPGA的高准确度数字频率测量 方法，其特征在于所述方法包括如下次序步骤
(1)使标准时钟、被测信号和闸门信号时序为闸门信号不仅与被测信号同步，还与标 准时钟同步；
(2)给出参考间门信号后，通过脉冲同步检测器检测被测信号脉冲沿和标准时钟信号 脉冲沿的同步信息，当两者同步时则开始计时；参考闸门关闭后，同样通过脉冲同步检测器 检测被测信号脉冲沿和标准时钟脉冲沿的同步信息，当两者同步时则停止计时；
(3)通过搭建脉冲同步检测电路，利用脉冲同步检测电路检测到脉冲同步的时刻作为 开关信号，使得实际闸门的开关发生在标准时钟和被测信号都足够接近的时刻，从而达到 误差的最小化；
一种基于FPGA的高准确度数字频率测量电路，包括由FPGA、脉冲同步检测电路以 及显示电路；其特征在于，所述脉冲同步检测电路由74LS系列与非门集成电路芯片构成， 与非门集成电路芯片中包括与非门Ul U8 ；所述FPGA芯片内部包括2个计数器、2个寄存 器、控制器、时序乘法器、除法器、译码电路；
被测频率与标准时钟分别送给脉冲同步检测电路与2个计数器，当脉冲同步检测电路检测到被测频率与标准时钟同步时，脉冲同步检测电路发出同步信号，2个计数器开始 计数。当脉冲同步检测电路再次检测到同步信号时又发出同步信号，计数器停止 计数，同时计数器的计数寄存到寄存器，时序乘法器从寄存器中取得被测频率的计数值与 标准时钟频率进行乘法运算，然后再将乘法器运算所得的值与标准时钟的计数值送给除法 器，乘法器的结果为被除数，标准时钟的计数值为除数，运算所得的结果就是被测信号的频率。本发明应用基于FPGA的高准确度数字频率测量方法，通过搭建脉冲同步检 测电路，利用脉冲同步检测电路检测到脉冲同步的时刻作为开关信号，使得实际闸门的开 关发生在标准时钟和被测信号都足够接近的时刻，从而达到误差的最小化；测量电路，包括 由FPGA、脉冲同步检测电路以及显示电路；利用完全同步消除限制频率测量准确度提高到 士 1个字计数误差问题，从而使频率测量的准确度和性能大为改善。


图1、系统原理框图2、全同步测频原理图； 图3、脉冲同步检测电路原理。
具体实施例方式为了更清楚的理解本发明，结合附图和实施例详细描述本发明
如图1所示基于FPGA的高准确度数字频率测量电路，包括由FPGA、脉冲同步检测 电路以及显示电路；
如图2所示全同步测频原理在全同步情况下，闸门信号不仅与被测信号同步，还与标 准时钟同步，在给出参考间门信号后，通过一个脉冲同步检测器检测被测信号脉冲沿和标 准时钟信号脉冲沿的同步信息，当他们同步就开始计时；参考闸门关闭后，同样检波被测信 号脉冲沿和标准时钟脉冲沿的同步信息，当他们同步则停止计时。实际上对于任意的标准时钟和被测信号要找到两者脉冲完全同步的时刻来开 启，关闭闸门是不现实的，但是可以搭建脉冲同步检测电路，利用这个脉冲同步检测电 路检测到脉冲同步的时刻作为开关信号，可以使得实际闸门的开关发生在标准时钟和 被测信号都足够接近的时刻，从而达到误差的最小化。设开启闸门时脉冲同步时间差为
M1,关闭闸门时脉冲同步时间差为,脉冲同步检测最大误差力U则有|鲜| <M，
Κ|<Δ 。不计标准时钟误差，实际闸门与标准时钟同步，实际闸门时间为I；，则被测信号 的频率测量值为
权利要求
1.一种基于FPGA的高准确度数字频率测量方法，其特征在于所述方法包括如下次序 步骤(1)使标准时钟、被测信号和闸门信号时序为闸门信号不仅与被测信号同步，还与标 准时钟同步；(2)给出参考间门信号后，通过脉冲同步检测器检测被测信号脉冲沿和标准时钟信号 脉冲沿的同步信息，当两者同步时则开始计时；参考闸门关闭后，同样通过脉冲同步检测器 检测被测信号脉冲沿和标准时钟脉冲沿的同步信息，当两者同步时则停止计时；(3)通过搭建脉冲同步检测电路，利用脉冲同步检测电路检测到脉冲同步的时刻作为 开关信号，使得实际闸门的开关发生在标准时钟和被测信号都足够接近的时刻，从而达到 误差的最小化。
2.一种基于FPGA的高准确度数字频率测量电路，包括由FPGA、脉冲同步检测电路以及 显示电路；其特征在于，所述脉冲同步检测电路由74LS系列与非门集成电路芯片构成，与 非门集成电路芯片中包括与非门Ul U8 ；所述FPGA芯片内部包括2个计数器、2个寄存 器、控制器、时序乘法器、除法器、译码电路；被测频率与标准时钟分别送给脉冲同步检测电 路与2个计数器，当脉冲同步检测电路检测到被测频率与标准时钟同步时，脉冲同步检测 电路发出同步信号，2个计数器开始计数；当脉冲同步检测电路再次检测到同步信号时又 发出同步信号，计数器停止计数，同时计数器的计数寄存到寄存器，时序乘法器从寄存器中 取得被测频率的计数值与标准时钟频率进行乘法运算，然后再将乘法器运算所得的值与标 准时钟的计数值送给除法器，乘法器的结果为被除数，标准时钟的计数值为除数，运算所得 的结果就是被测信号的频率。
全文摘要
本发明涉及一种基于FPGA的高准确度数字频率测量方法，通过搭建脉冲同步检测电路，利用脉冲同步检测电路检测到脉冲同步的时刻作为开关信号，使得实际闸门的开关发生在标准时钟和被测信号都足够接近的时刻，从而达到误差的最小化；测量电路，包括由FPGA、脉冲同步检测电路以及显示电路；利用完全同步消除限制频率测量准确度提高到±1个字计数误差问题，从而使频率测量的准确度和性能大为改善。
文档编号G01R23/02GK102116797SQ20101061088
公开日2011年7月6日 申请日期2010年12月29日 优先权日2010年12月29日
发明者马城城 申请人:天津七六四通信导航技术有限公司