专利名称：用于检测芯片温度变化的器件的制作方法
技术领域：
本发明涉及用于测量集成电路芯片衬底温度的器件。
背景技术：
在许多电子系统中，需要能在运行时测量集成电路芯片的内部温度。特别是检测 芯片温度有可能的异常升高。已经有基于监测形成在芯片衬底中的电阻阻值变化的温度测量器件。实际上，由 于硅的压阻特性，形成在硅衬底中的电阻阻值取决于衬底所受的机械应力。由于衬底中温 度变化引起应力变化，从而使得电阻值与衬底温度相关。这种温度测量器件的缺点在于其误差，尤其是由于电阻制成方法所导致的误差。 实际上，在等温时，可观测到同一半导体晶圆上不同芯片中形成的电阻间的阻值差异，而这 种情况在不同半导体晶圆各自的芯片中形成的电阻间更加严重。

发明内容
因此，本发明的一个实施例的目的就是提供一种用于测量集成电路芯片衬底温度 的器件，其至少克服了现有技术方案的一些缺点。本发明的一个实施例的目的是提供一种结构，能够进行准确的温度测量。本发明的一个实施例的目的是提供一种结构，其能够用制造CMOS集成电路所需 的制造流程来制成。因此，本发明的一个实施例的目的是提供一种器件，用来检测集成电路芯片衬底 的温度变化，其包括，衬底中的注入电阻，该注入电阻连接成惠特斯通桥，其中该桥中两个 第一相对的电阻中的每一个由与第一方向平行的金属线阵列所覆盖，该第一方向定义为， 衬底应力沿此方向的变化会导致桥中不平衡值的变化。根据本发明的一个实施例，桥中的两个第二相对的电阻中的每一个由与第二方向 平行的金属线阵列所覆盖，该第二方向与第一方向垂直。根据本发明的一个实施例，两个第一相对的电阻具有顶视图为平行的长方条的形 状，金属线沿该条的长度方向延伸。根据本发明的一个实施例，注入电阻的顶视图为正方形。根据本发明的一个实施例，注入电阻包含在第二导电类型区域中所制成的第一导 电类型的掺杂区域。根据本发明的一个实施例，金属线由铜制成。根据本发明的一个实施例，金属线由铝制成。本发明的上述目标、特点和优点将结合附图，在不局限于特定实施例的描述中详 细讨论。


图1为惠特斯通桥的电路图；图2A和2B为电阻实施例的截面和顶视原理图；图3A和:3B为电阻另一实施例的截面和顶视原理图，其对温度变化特别敏感；图4为测量集成电路芯片衬底温度的器件实施例的简化顶视图；图5为测量集成电路芯片衬底温度的器件另外一个实施例的简化顶视图。
具体实施例方式为清楚起见，相同的元件在各附图中用相同的附图标记表示，而且正如一般集成 电路示图，各附图并不符合比例。图1为四个电阻R所组成的惠特斯通桥的电路图，比如，用同样的阻值。电压Vin 加于该桥的第一对角线上，即节点A与B之间。不平衡电压Vott可在该桥的第二对角线，即 节点C和D间产生。由于电阻具有相同的阻值，该惠特斯通桥正常处于平衡，则不论Vin为何值，输出 电压Vot都约为0V。而且，输出电压Vott与可能的温度变化无关。实际上，虽然电阻值会随 温度变化，但是对于桥中的所有电阻来说漂移量实质上都一样。因此，平衡状态保持不变。图2A为形成在半导体衬底(例如，硅形成的衬底)中的注入电阻的横截面原理图。图2B为图2A中沿平面B-B的截面的顶视图。在轻掺杂N型衬底区1的上部，制成P型掺杂区域3。在此例中，区域3的顶视图 为长方条状。在该长方条的末端，在区域3的上部，有重掺杂的P型接触区域如和恥。氧 化区域7位于区域3的周围，用来界定该电阻。在此例中，电阻上叠加覆盖氮化物层9、氧化层11和氮化物13。在氮化物层13上， 有金属接触焊盘1 和15b，通过贯穿层9、11和13的通孔17a和17b与接触区域如和恥 相连接。图3A为注入电阻的另一个实施例的横截面原理图。图:3B为图3A的顶视图。所示的结构与图2A和2B所述的结构相同，但是在电阻之上，为平行的断开金属线 阵列21，例如铜或铝线。在此例中，金属线为纵向，即延伸方向与电阻区域3的长度方向平 行，且在接触焊盘1 和1 之间。金属线阵列21显著的提高了电阻对温度变化的灵敏度。实际上，金属线的热膨胀 系数远大于硅。例如，铜的热膨胀系数约为16. 5X IO-6oC、而硅的约为3. 5X IO-6oC Λ金 属的晶格变形在硅结构上产生应力。因此，与温度变化相关的应力变化在电阻区域3被显 著放大。如果该应力的方向对应于硅晶格结构的一个适当选取的结晶轴，会让电阻对温度 有很高的灵敏度，如此后将被详述的。为了最大化电阻对温度变化的灵敏度，金属线最好离区域3越近越好。例如，采用 集成电路芯片的第一层金属来做这些线。而且，最好用细而密集的线。实际上，相对宽的线 或者连续的金属平面来说，细线能反应衬底方向应力的变化，也就是说，主要沿金属线的同 一方向延伸。而且这些变化基本上与温度成线性关系。作为范例，氧化区域7界定了电阻的厚度可约为350nm，氮化物区域9的厚度可约为50nm，绝缘区域11的厚度可约为500nm，氮化物区域13的厚度可约为30nm，而金属线21 的厚度可约为300nm以及宽度约为lOOnm。在应用中，可以选择所用生产工艺允许的最小线宽。图4为用于测量集成电路芯片衬底温度的器件的一个实施例的顶视图。该器件， 在芯片衬底制成，包括一个由四个电阻31、33、35、37组成的惠特斯通桥。相对电阻31、33 为按图2A和图2B所述制成的注入电阻。相对电阻35、37为按图3A和图所述制成的有 金属线阵列覆盖的注入电阻。由于衬底温度变化，在有金属线覆盖的电阻35、37和无金属线覆盖的电阻31、33 中产生的效果是不同的。因此，温度的变化会引起桥不平衡值的变化。例如，当衬底温度从 25°C升高到100°C时，可以测到输出电压Vqut的变化约为5%到10%。因此，通过测量惠特 斯通桥的输出电压Vot的值，可获得衬底温度。根据另外一个实施例，相对电阻35和37可不用如图3A和所述的纵向金属线 阵列，而用沿电阻区域宽度方向延伸的横向金属线阵列。作为比较，考虑两个相同的正方形(顶视图)电阻，第一个电阻由垂直的金属线阵 列覆盖，而第二个电阻由横向的金属线阵列覆盖。进一步来说，除了线的方向，这两个金属 阵列是一样的。对于给定的温度变化，第一个阻值的变化与第二个阻值的变化幅度相同，但 方向相反。然而，需要注意的是，在一个单晶的硅衬底中，衬底应力变化对于沿不同结晶轴方 向的电阻所产生的效果是不同的。需要将电阻和金属线按特定方向放置，从而保证由金属 线应力变化引起的硅应力变化能对阻值的影响最大。例如，一单晶硅衬底的主面为W01]晶面，即与晶向(001)所垂直的平面，并采用P 型电阻31、33、35、37。电阻31、33、35、37互相平行，而且用米勒指数标记为沿(110)方向。 电阻35和37上放置的金属线可为纵向或者横向。如用N型电阻，电阻31、33、35、37的方 向则皆选为与方向(110)成45°角。图5为测量集成电路芯片衬底温度器件的另一实施例的顶视图。与图4中器件相 似，该器件包括一个由四个电阻41、43、45、47组成的惠特斯通桥。在此例中，电阻41、43、 45、47为相同的方形(顶视图)。每个电阻皆由图3A和;3B所述的金属线阵列覆盖。相对 电阻41和43由横向金属线阵列覆盖。相对电阻45和47由纵向线阵列覆盖。
电阻41和43阻值随衬底温度改变的变化与电阻45和47阻值的变化幅度相同， 但方向相反。因此，温度变化所造成的桥的不平衡值的变化，比图4中桥中只有两个电阻有金 属线阵列覆盖的情形要大。例如，当衬底温度从25°C升高到100°C时，可以测到输出电压 Vout的变化约为15%到25%。采用具有惠特斯通桥的器件来测量芯片衬底温度的优点就在于，其可以进行精确 的测量，而基本上与生产工艺的误差无关。实际上，惠特斯通桥的四个电阻是在半导体晶圆 上的同一局部区域同时制成的。因此可以认为，对于同一桥上的四个电阻，可以忽略生产离 差。因此，虽然不同桥之间的阻值会存在不同，但不平衡值Vot在同一温度下基本上是一样 的。该器件的另一优点就是，其不需要在传统的生产工艺上添加任何额外的步骤即可制成。此处描述了本发明的几个特别实施例。本领域的普通技术人员可以进行各种变 化、改动和改进。特别的，以上描述中提到了用铜或铝的金属线来覆盖电阻。本发明并不局限于这 些特定的金属。本领域的普通技术人员有能力采用任何合适的金属来实施，只要该金属的 热膨胀系数与衬底的不同。而且，上述还相对衬底晶向，给出了用米勒指数标识的电阻和其上金属线的方向 的范例。当然本发明并不局限于这些特定的范例。本领域的普通技术人员有能力选用其它 合适的方向。与此类似，图2A、2B、3A、;3B中所述的例子，即电阻包含在轻掺杂N型衬底中制成的 P型掺杂区域。本领域的普通技术人员有能力通过反转导电类型来实施。本领域的普通技 术人员有能力为电阻和金属线选择合适的方向。该方法也可以用于其它电阻结构。而且，此处所述器件中的金属线阵列由集成电路芯片中的第一层金属制成。该金 属线当然可以用其它层制得，比如说第一个通孔层。但是，金属线离电阻区越近，器件对温 度变化越灵敏。权利要求
1.一种用来检测集成电路芯片衬底温度变化的器件，其包括，衬底中的注入电阻(31， 33，35，37 ；41，43，45，47)，该注入电阻连接成惠特斯通桥，其中该桥中两个第一相对的电阻 (35,37 ；45,47)中的每一个由与第一方向平行的金属线阵列Ql)所覆盖，该第一方向定义 为，衬底应力沿此方向的变化会导致该桥中不平衡值(Vott)的变化。
2.如权利要求1中的器件，其中桥中两个第二相对的电阻Gl，43)中的每一个由与第 二方向平行的金属线阵列所覆盖，该第二方向垂直于第一方向。
3.如权利要求1中的器件，其中两个第一相对的电阻(35，37)具有顶视图为平行的长 方条的形状，金属线沿所述条的长度方向延伸。
4.如权利要求2中的器件，其中注入电阻01，43，45，47)具有顶视图为正方形的形状。
5.如权利要求1中的器件，其中注入电阻包含在第二导电类型区域中所制成的第一导 电类型的掺杂区域。
6.如权利要求1中的器件，其中金属线由铜制成。
7.如权利要求1中的器件，其中金属线由铝制成。
全文摘要
一种用来检测集成电路芯片衬底温度变化的器件，其包括，在衬底中用注入电阻连接成的惠特斯通桥，其中该桥中两个第一相对的电阻各由与第一方向平行的金属线阵列所覆盖，该第一方向定义为，衬底应力沿此方向的变化会导致桥中不平衡值的变化。
文档编号G01K7/16GK102042882SQ201010504538
公开日2011年5月4日 申请日期2010年10月8日 优先权日2009年10月2日
发明者克里斯蒂安·里弗罗 申请人:意法半导体(胡希)公司