专利名称：传感器元件及红外线传感器的制作方法
技术领域：
本实用新型涉及检测红外线的红外线传感器。
背景技术：
红外线传感器大体分为利用由红外线的受光所产生的薄膜的温度变化的热型红外线传感器、和利用由红外线的光能而在半导体材料中产生的电现象(光电变换)的量子型红外线传感器。与量子型红外线传感器相比，热型红外线传感器的检测灵敏度及响应速度低，但检测对象的波长频带宽，在常温下也能够使用，因此广泛应用于温度记录或放射温度计等。作为热型红外线传感器已知有利用热起电力效应来检测红外线的热电堆、和利用热电效应来检测红外线的热电传感器(热释电传感器)。热电堆具有在基板上形成薄膜并在该薄膜上设置热电偶(thermocouple)的构造。在基板上形成有腔体，以从基板的表面侧闭塞腔体的方式来设置薄膜。热电偶的热接点配置在与腔体对置的位置，其冷接点配置在与基板的腔体的周围的部分对置的位置，由此热接点与冷接点被热分离。当利用红外线使薄膜的温度上升时，在热电偶的热接点与冷接点之间产生温度差，并输出与该温度差相应的电压作为检测信号。热电堆中使用与用于IC芯片等半导体装置的材料相同的材料。即，作为基板、薄膜及热电偶的材料例如分别使用硅(Si)、氧化硅(SiO2)及多晶硅。因此，热电堆可以形成在与对其检测信号进行处理的电路等相同的基板上。热电传感器具有在封装体内封入将粉体原料烧结后的陶瓷(松散(bulk)陶瓷) 的构造。陶瓷通过极化处理而具有自发极化。当利用红外线使陶瓷的温度上升时，与其温度相应地，陶瓷的自发极化改变，在陶瓷的表面产生电荷，并将该电荷的流动(热电流)作为检测信号输出。在热电传感器中，使用烧结陶瓷来作为热电元件，因此热电元件与包括信号处理电路等的IC芯片分离设置。此外，烧结陶瓷的薄化困难，其厚度的极限为ΙΟΟμπι左右。因此，对于热电传感器来说，存在其整体的尺寸大的问题。

实用新型内容本实用新型的目的在于提供一种通过使用热电元件的构造来实现薄型化的红外线传感器及其制造方法。对本实用新型的上述的或其他的目的、特征及效果，根据下面参照附图叙述的实施方式的说明来明确。本实用新型的一方面涉及的红外线传感器具备半导体基板；薄膜状的热电元件，其设置在所述半导体基板上并由钛酸锆酸铅构成；覆盖膜，其覆盖所述热电元件，且其最表面构成红外线的受光面；腔体，其在所述半导体基板的与所述热电元件相对的部分，形成从所述半导体基板的表面凹陷的形状，用于将所述热电元件与所述半导体基板热分离。[0011]在半导体基板上设有由钛酸锆酸铅构成的薄膜状的热电元件。当由于红外线的入射而使热电元件的温度上升时，根据其温度输出由热电元件的自发极化的变化所产生的热电流。因此，根据该热电流，能够检测红外线。在半导体基板上，在与热电元件相对的部分形成有从其表面凹陷形状的腔体。由此，热电元件与半导体元件热分离，因此能够防止热从热电元件向半导体基板扩散。其结果，能够提高红外线的检测精度。薄膜状的热电元件可以由溶胶凝胶法来形成。与通过粉体原料的烧结而形成热电元件的方法相比，在溶胶凝胶法中，能够减小热电元件的厚度。从而，能够实现使用了热电元件的红外线传感器的薄型化。热电元件被覆盖膜覆盖。由此，能够防止水分等侵入热电元件。特别是覆盖膜包括由氧化铝构成的氧化铝膜的情况下，利用氧化铝膜的氢阻隔性，能够防止热电元件的材料即钛酸锆酸铅的氢还原。从而，能够防止该氢还原导致的热电元件的特性劣化。此外，在覆盖膜包含氧化铝膜的情况下，具体来说，覆盖膜优选具有从半导体基板侧起依次层叠氧化铝膜及氧化硅膜的二层构造。半导体基板上也可形成有源元件。可以利用半导体基板来形成有源元件。进而，在半导体基板上隔着层间绝缘膜而形成配线，并可将该配线通过接点插头等与有源元件连接。从而，能够在红外线传感器中内置对从热电元件输出的热电流(输出信号)进行处理的信号处理电路等。具备有源元件及配线的红外线传感器可以通过包含如下(1) (6)工序的制造方法来制造。(1)在半导体基板上形成有源元件的工序；(2)在所述半导体基板上形成层间绝缘膜的工序；(3)将所述层间绝缘膜在其厚度方向上贯通，并形成与所述有源元件电连接的接点的工序；(4)利用溶胶凝胶法，在所述层间绝缘膜上形成由钛酸锆酸铅构成的薄膜状的热电元件的工序；(5)在形成所述热电元件之后，在所述层间绝缘膜上形成覆盖所述热电元件的覆盖膜的工序；(6)在所述覆盖膜上形成分别与所述有源元件及所述热电元件电连接的配线的工序。此外，也可在半导体基板上设置热电偶。在该情况下，根据与热电偶的热接点与冷接点之间的温度差相应的电压，可以检测红外线。从而，根据红外线传感器的用途，可以将热电元件及热电偶的其中之一或两者用作红外线的检测元件。在热电偶包括第一热电偶及第二热电偶两个热电偶的情况下，优选第一热电偶由相互空开间隔且平行地延伸的一对第一导线及第二导线构成，第二热电偶由相互空开间隔且平行地延伸的一对第三导线及第四导线构成，第一导线的一端与第三导线的一端连接， 第二导线的一端与第四导线的一端连接，上述连接的连接部构成热接点。在该情况下，优选在半导体基板上，在与热电偶相对的部分形成有用于将热接点与半导体基板热分离的腔体。[0026]此外，也可使第一热电偶的第一导线及第二导线相对于第二热电偶的第三导线及第四导线被设置为在俯视下呈围绕腔体的中心以180°旋转对称。也可是半导体基板为硅基板，在覆盖膜上形成有在厚度方向上贯通覆盖膜的贯通孔，在贯通孔的内面上被覆由氮化硅构成的氮化硅膜。因为贯通孔的内面被覆有氮化硅膜， 因此即使为了在硅基板上形成腔体而通过贯通孔向硅基板供给蚀刻流体，覆盖膜也不受到蚀刻流体的蚀刻。从而，不会产生覆盖膜的不期望的蚀刻，而能够在硅基板上形成腔体。此外，也可使腔体形成为越靠近半导体基板的背面越窄的剖面梯形。此外，本实用新型一方面涉及的红外线传感器也可还包括隔膜，其从半导体基板的表面侧闭塞腔体；下部电极，其形成在隔膜上，且从热电元件的背面侧与热电元件相接触；上部电极，其形成在热电元件上，且从热电元件的表面侧与热电元件相接触。在该情况下，优选下部电极包括与热电元件相接触的主体部和从主体部沿半导体基板的表面延伸的延伸部。由此，能够将用于向热电元件供给电信号的配线与延伸部连接。此外，也可使下部电极具有从隔膜侧起依次层叠由钛构成的层及由钼构成的层的二层构造。另一方面，也可使上部电极具有从热电元件侧起依次层叠由铱构成的层及由氧化铱构成的层的二层构造。本实用新型的另一方面涉及的传感器元件，具备硅基板；形成于所述硅基板的晶体管；设置在所述硅基板上的热电元件；形成在所述硅基板中所述热电元件的下方的腔体。所述传感器元件还包括形成在所述硅基板中所述热电偶的下方的腔体。所述传感器元件还包括隔膜，其从所述硅基板的表面侧闭塞所述热电元件的下方的所述腔体；下部电极，其形成在所述隔膜上，并从所述热电元件的背面侧与所述热电元件相接触；上部电极，其形成在所述热电元件上，并从所述热电元件的表面侧与所述热电元件相接触。本实用新型的又一方面涉及的传感器元件，具备硅基板；设置在所述硅基板上的晶体管；设置在所述硅基板上的热电元件；设置在所述硅基板上的热电偶。本实用新型的再一方面涉及的红外线传感器，具有所述的传感器元件，并且所述热电元件包括由钛酸锆酸铅构成且利用热电效应来检测红外线的元件。

图1是本实用新型的一实施方式涉及的红外线传感器的布设图。图2是本实用新型的一实施方式涉及的红外线传感器的示意剖视图。图3是表示热电偶的布设的图解俯视图。图4A 图4S是表示图2所示的红外线传感器的制造工序的示意剖视图。
具体实施方式
以下参照附图对于本实用新型的实施方式详细地说明。图1是本实用新型的一实施方式涉及的红外线传感器的布设图。图2是本实用新型的一实施方式涉及的红外线传感器的示意剖视图。在图2以后的各图中，仅对由导体构成的部分标注剖面线，对于其它的部分省略标注剖面线。[0042]红外线传感器1具备俯视正方形的硅基板2。在硅基板2上设有热电传感器区域 4、热电堆区域5及逻辑电路区域6。逻辑电路区域6沿硅基板2的周缘形成为四边环状，并具有沿硅基板2的周缘环状排列的多个焊盘(后述的第二配线83 85等)。另一方面， 热电传感器区域4及热电堆区域5汇聚形成在被逻辑电路区域6包围的硅基板2的中央区域。具体来说，热电传感器区域4及热电堆区域5分别具有热电元件14及热电偶33来作为检测红外线的元件，上述元件14、33整体上在硅基板2的中央区域中汇聚配置成行列状。 而且，配置有热电元件14的区域构成热电传感器区域4，配置有热电偶33的区域构成热电堆区域5。此外，在硅基板2的表面(上表面)形成有利用L0C0S(Local Oxidationof Silicon 局域硅氧化物)法形成的硅氧化膜即LOCOS膜3。利用LOCOS膜3将热电传感器区域4、热电堆区域5及逻辑电路区域6分别单独包围，使其相互绝缘分离。在热电传感器区域4中形成有用于将后述的热电元件14与硅基板2热分离的腔体7。腔体7通过从硅基板2的上表面凹陷而形成，呈越靠下方(越接近硅基板2的背面) 越窄的剖面梯形。以从上方(硅基板2的表面侧)闭塞腔体7的方式形成隔膜8。隔膜8由氮化硅 (SiN)构成。在隔膜8上形成有蚀刻阻挡膜9。利用蚀刻阻挡膜9来覆盖隔膜8的上表面的整个区域。蚀刻阻挡膜9由氮化硅(SiN)构成。在蚀刻阻挡膜9上层叠有第一层间绝缘膜10。第一层间绝缘膜10的上表面被平坦化。第一层间绝缘膜10由BPSG(Boron Phospho SilicateGlass 硼磷硅玻璃)构成。在第一层间绝缘膜10上形成有下部电极11。下部电极11 一体具备主体部12、 从主体部12延伸出的延伸部13。下部电极11具有从第一层间绝缘膜10侧起依次层叠由钛(Ti)构成的层及由钼(Pt)构成的层的二层构造。在下部电极11的主体部12上设有热电元件14。由此，下部电极11的主体部12 与热电元件14的背面接触。热电元件14由钛酸锆酸铅(PZT :Pb(Zr, Ti)O3)构成，并由溶胶凝胶法来形成。在热电元件14上以覆盖其上表面的全部区域的方式而形成有上部电极15。由此， 上部电极15与热电元件14的表面接触。上部电极15具有从热电元件14侧起依次层叠由铱(Ir)构成的层及由氧化铱(IrO2)构成的层的二层构造。此外，在第一层间绝缘膜10上形成有覆盖膜16。第一层间绝缘膜10的上表面的从下部电极11露出的部分、下部电极11的延伸部13、热电元件14的侧面及上部电极15被覆盖膜16 —并覆盖。覆盖膜16具备由氧化铝(Al2O3)构成的氧化铝膜、和形成在氧化铝膜上并由氧化硅(SiO2)构成的氧化硅膜。即，覆盖膜16具有从硅基板2侧起依次层叠氧化铝膜及氧化硅膜的二层构造。在覆盖膜16上，以规定的图案分别形成有配线19、20。配线19、20由包含铝(Al) 为主成分的金属材料构成。配线19与下部电极11的延伸部13隔着覆盖膜16而设置在相对的位置。在配线 19和延伸部13之间，在覆盖膜16上，沿厚度方向贯通形成有贯通孔21。配线19的一端部进入贯通孔21内，并与延伸部13连接。配线19的另一端部与形成在逻辑电路区域6的逻辑电路连接。配线20与上部电极15隔着覆盖膜16而设置在相对的位置。在配线20与上部电极15之间，在覆盖膜16上，沿厚度方向贯通形成有贯通孔22。配线20的一端部进入贯通孔22内，并与上部电极15连接。配线20的另一端部与形成在逻辑电路区域6的逻辑电路连接。此外，在覆盖膜16上层叠有第二层间绝缘膜23。第二层间绝缘膜23具备其上表面被平坦化的下层对、层叠在下层M上的上层25。下层M及上层25由氧化硅构成。在第二层间绝缘膜23上层叠有第三层间绝缘膜26。第三层间绝缘膜沈由氧化硅构成。通过将隔膜8、蚀刻阻挡膜9、第一层间绝缘膜10、覆盖膜16、第二层间绝缘膜23 及第三层间绝缘膜沈连续贯通，形成多个贯通孔27。一部分的贯通孔27贯通下部电极11 的延伸部13。各贯通孔27在贯通隔膜8的部分处的尺寸形成为比其他的部分的尺寸小，由此，在其内面上，在隔膜8与蚀刻阻挡膜9之间产生阶梯差。各贯通孔27与腔体7连通。与第三层间绝缘膜沈的上表面及各贯通孔27的内表面连续地形成有钝化膜观。 钝化膜观在贯通孔27内具有与贯通孔27的内面上产生的阶梯差相等的厚度。而且，钝化膜观在贯通孔27内覆盖蚀刻阻挡膜9、第一层间绝缘膜10、覆盖膜16、第二层间绝缘膜23 及第三层间绝缘膜沈，其下端与隔膜8的上表面接触。钝化膜观由能够确保与硅及氧化硅的蚀刻选择比的材料即氮化硅构成。在热电堆区域5中形成有用于将后述的热电偶33的热接点45与硅基板2热分离的腔体31。腔体31通过从硅基板2的上表面凹陷而形成，呈越向下方越窄的剖面梯形。以从上方闭塞腔体31的方式而形成隔膜32。隔膜32由与隔膜8同一工序而形成在同一层，且由氮化硅构成。在隔膜32上设有例如两个热电偶33 (第一热电偶及第二热电偶)。各热电偶33 由相互空开间隔并平行地延伸的一对导线34、35(第一导线、第二导线及第三导线、第四导线)构成。一侧的导线34由ρ型多晶硅构成。另一侧的导线35由η型多晶硅构成。图3是表示热电偶的布设的图解俯视图。如图2、3所示，在隔着隔膜32而与腔体31相对的位置处，一侧的热电偶33的导线34、35的一端分别与另一侧的热电偶33的导线35、34的一端连接，这些连接部构成热接点45。而且，一侧的热电偶33的导线34、35从热接点45向一方向延伸，弯曲90°延伸之后，进一步以折回的方式弯曲90°而延伸。一侧的热电偶33的导线34、35的另一端隔着隔膜32而配置在与硅基板2相对的位置，并相互连接，这些连接部构成冷接点46。另一侧的热电偶33的导线34、35相对于一侧的热电偶33的导线35、34设置为， 在俯视下呈围绕腔体31的中心以180°旋转对称。另一侧的热电偶33的导线34、35的另一端隔着隔膜32而配置在与硅基板2相对的位置，并构成用于将与热接点45和冷接点46的温度差相应的电压作为输出信号来输出的输出端子47。该输出端子47与形成在逻辑电路区域6的逻辑电路连接。如图2所示，在隔膜32上层叠有蚀刻阻挡膜36。利用蚀刻阻挡膜36，隔膜32的上表面中从热电偶33露出的部分及热电偶33的表面被一并覆盖。蚀刻阻挡膜36由与蚀刻阻挡膜9同一工序而形成在同一层，且由氮化硅构成。[0067]在蚀刻阻挡膜36上层叠有第一层间绝缘膜37。蚀刻阻挡膜36的表面的全部区域被第一层间绝缘膜37覆盖。第一层间绝缘膜37由与第一层间绝缘膜10同一工序而形成在同一层，且由BPSG构成。在热电偶33上，从沿热电偶33延伸且空开微小的间隔而相邻的多个俯视矩形的区域除去第一层间绝缘膜37的上部。因此，该区域上的第一层间绝缘膜 37的上表面构成比该区域外的第一层间绝缘膜37的上表面低一级。该区域外的第一层间绝缘膜37的上表面被平坦化。而且，在该被平坦化的第一层间绝缘膜37上层叠有盖层38。盖层38由 NSG(None-doped Silicate Glass)构成。在盖层38上层叠有第二层间绝缘膜39。第二层间绝缘膜39具备其上表面被平坦化的下层40和层叠在下层40上的上层41。下层40及上层41分别由与第二层间绝缘膜 23的下层M及上层25同一工序而形成在同一层，且均由氧化硅构成。在第二层间绝缘膜39上层叠有第三层间绝缘膜42。第三层间绝缘膜42由与第三层间绝缘膜26同一工序而形成在同一层，且由氧化硅构成。相对于第一层间绝缘膜37的上表面低一级的俯视矩形的各区域，在与其长边方向正交的方向的两侧方形成有贯通孔43。各贯通孔43具有与其侧方的俯视矩形的区域的长边方向的长度相同的长度，并连续地贯通隔膜32、蚀刻阻挡膜36及第一层间绝缘膜37。 各贯通孔43在贯通隔膜32及蚀刻阻挡膜36的部分处的尺寸形成为比其他的部分的尺寸小，由此，在其内面上，在蚀刻阻挡膜36与第一层间绝缘膜37之间产生阶梯差。各贯通孔 43与腔体31连通。在第三层间绝缘膜42的上表面、第一层间绝缘膜37的上表面以及第一层间绝缘膜37、第二层间绝缘膜39及第三层间绝缘膜42的各侧面上形成有钝化膜44。钝化膜44 在贯通孔43内具有与在贯通孔43的内面产生的阶梯差相等的厚度。而且，钝化膜44的下端在贯通孔43内与蚀刻阻挡膜36的上表面接触。钝化膜44由与钝化膜观同一工序而形成在同一层，且由氮化硅构成。在逻辑电路区域6 中形成有包括 M0SFET(Metal Oxide SemiconductorField Effect Transistor 金属氧化物半导体场效应晶体管)51及MOS (MetalOxide Semiconductor 金属氧化物半导体)电容器52，且用于对从热电传感器区域4的配线19、 20输入的信号及从热电堆区域5的热电偶33输入的信号进行处理的逻辑电路。在逻辑电路区域6中，形成M0SFET51的FET区域53、和形成MOS电容器52的电容器区域M相互被形成在硅基板2的表面的L0C0S膜55绝缘分离。此外，在硅基板2中掺杂有P型杂质。在FET区域53中，在硅基板2的表面的全部区域上形成有栅极绝缘膜56。栅极绝缘膜56由氧化硅构成。此外，在FET区域53中，η型的源极区域57及漏极区域58空开间隔地形成在硅基板2的表层部。在栅极绝缘膜56上，在与源极区域57和漏极区域58之间的区域(沟道区域)相对的部分形成有栅电极59。栅电极59具有从栅极绝缘膜56侧起依次层叠由掺杂多晶硅构成的多晶硅层60及由金属材料构成的金属层61的构造。在栅电极59上形成有栅极盖膜62。栅极盖膜62由NSG构成。[0079]在栅电极59及栅极盖膜62的周围形成有侧壁63。利用侧壁63来包围覆盖栅电极59及栅极盖膜62的侧面。侧壁63由NSG构成。在电容器区域M中，在硅基板2的表面的全部区域上形成有电容器绝缘膜64。此外，在电容器区域M中，在硅基板2的表层部形成有η型的杂质扩散区域65。在电容器绝缘膜64上，与LOCOS膜3、55空开间隔地形成有上部电极66。上部电极66具有从电容器绝缘膜64侧起依次层叠由掺杂多晶硅构成的多晶硅层67及由金属材料构成的金属层68的构造。多晶硅层67及金属层68分别与栅电极59的多晶硅层60及金属层61形成在同一层。在上部电极66上形成有电容器盖膜69。电容器盖膜69与栅电极59上的栅极盖膜62形成在同一层，且由NSG构成。在上部电极66及电容器盖膜69的周围形成有侧壁70。利用侧壁70包围并覆盖上部电极66及电容器盖膜69的侧面。侧壁70由与侧壁63同一工序来形成，且由NSG构成。在逻辑电路区域6的全部区域上层叠有蚀刻阻挡膜71。利用蚀刻阻挡膜71将 LOCOS膜3、55的表面、栅极绝缘膜56、栅极盖膜62、电容器绝缘膜64及电容器盖膜69的各上表面以及侧壁63、70的表面一并覆盖。蚀刻阻挡膜71由与蚀刻阻挡膜9、36同一工序而形成在同一层，且由氮化硅构成。在蚀刻阻挡膜71上层叠有第一层间绝缘膜72。第一层间绝缘膜72由与第一层间绝缘膜10、37同一工序而形成在同一层，且由BPSG构成。第一层间绝缘膜72的上表面被平坦化。在第一层间绝缘膜72上层叠有盖层73。盖层73由与盖层38同一工序而形成在同一层，且由NSG构成。在盖层73上，以规定的图案分别形成第一配线74、75、76。第一配线74 76由与配线19、20同一工序而形成在同一层，且由包含铝作为主成分的金属材料构成。第一配线74的一部分与栅电极59对置。在该第一配线74的一部分与栅电极59 之间形成有通孔插塞77。通孔插塞77贯通栅极盖膜62、蚀刻阻挡膜71、第一层间绝缘膜 72及盖层73，其上端与第一配线74连接，下端与栅电极59连接。通孔插塞77由钨(W)构成。第一配线75的一部分与源极区域57相对。在该第一配线75的一部分与源极区域57之间形成有通孔插塞78。通孔插塞78贯通蚀刻阻挡膜71、第一层间绝缘膜72及盖层73，其上端与第一配线75连接，下端与源极区域57连接。通孔插塞78由钨构成。第一配线76的一部分与上部电极66相对。在该第一配线76的一部分与上部电极66之间形成有通孔插塞79。通孔插塞79贯通电容器盖膜69、蚀刻阻挡膜71、第一层间绝缘膜72及盖层73，其上端与第一配线76连接，下端与上部电极66连接。通孔插塞79由钨构成。此外，在盖层73上层叠有第二层间绝缘膜80。第一配线74 76被第二层间绝缘膜80覆盖。第二层间绝缘膜80具备其上表面被平坦化的下层81、层叠在下层81上的上层82。下层81及上层82分别由与第二层间绝缘膜23的下层M及上层25同一工序而形成在同一层，且均由氧化硅构成。
1[0093]在第二层间绝缘膜80上，以规定的图案分别形成有第二配线83、84、85。第二配线 83 85由包含铝作为主成分的金属材料构成。第二配线83的一部分与第一配线74相对。该第二配线83的一部分与第一配线 74之间形成有通孔插塞86。通孔插塞86贯通第二层间绝缘膜80，其上端与第二配线83连接，下端与第一配线74连接。通孔插塞86由钨构成。第二配线84的一部分与第一配线75相对。在该第二配线84的一部分与第一配线75之间形成有通孔插塞87。通孔插塞87贯通第二层间绝缘膜80，其上端与第二配线84 连接，下端与第一配线75连接。通孔插塞87由钨构成。第二配线85的一部分与第一配线76相对。在该第二配线85的一部分与第一配线76之间形成有通孔插塞88。通孔插塞88贯通第二层间绝缘膜80，其上端与第二配线85 连接，下端与第一配线76连接。通孔插塞88由钨构成。在第二层间绝缘膜80上层叠有第三层间绝缘膜89。第二配线83 85被第三层间绝缘膜89覆盖。第三层间绝缘膜89由与第三层间绝缘膜沈同一工序而形成在同一层， 且由氧化硅构成。在第三层间绝缘膜89上层叠有钝化膜90。钝化膜90由与钝化膜观同一工序而形成在同一层，且由氮化硅构成。在第三层间绝缘膜89及钝化膜90上，在与第二配线83 85相对的位置，分别形成有焊盘开口 91、92、93。由此，第二配线83 85的上表面通过焊盘开口 91、92、93而作为用于与外部连接的焊盘露出。图4A 4S是依次表示图2所示的红外线传感器的制造工序的示意剖视图。在红外线传感器1的制造工序中，首先，如图4A所示，利用热氧化法使硅基板2的表面的全部区域被氧化。由此，在逻辑电路区域6中形成栅极绝缘膜56及电容器绝缘膜64， 并且在热电传感器区域4及热电堆区域5中形成覆盖其表面的全部区域的氧化膜。然后， 利用LOCOS法，在硅基板2的表面形成LOCOS膜3、55。在形成LOCOS膜3、55之后，从热电传感器区域4及热电堆区域5除去氧化膜。接着，如图4B所示，利用CVD (Chemical Vapor D印osition 化学气相成长)法， 在热电传感器区域4中的硅基板2的表面上形成由多晶硅构成的牺牲层95，并且热电堆区域5中的硅基板2的表面上形成由多晶硅构成的牺牲层95。然后，利用光刻，在牺牲层95 上形成隔膜8，并且在牺牲层95上形成隔膜32。接着，如图4C所示，在逻辑电路区域6中形成M0SFET51及电容器52。具体来说， 在逻辑电路区域6中的栅极绝缘膜56及电容器绝缘膜64上，从硅基板2侧起依次层叠由多晶硅层60、67的材料构成的层、由金属层61、68的材料构成的层以及由栅极盖膜62及电容器盖膜69的材料构成的层。而且，利用光刻及蚀刻，选择性地除去这些层叠膜。由此，在栅极绝缘膜56上形成多晶硅层60、金属层61及栅极盖膜62，并且在电容器绝缘膜64上形成多晶硅层67、金属层68及电容器盖膜69。然后，利用CVD (Chemical Vapor D印osition 化学气相成长)法，在逻辑电路区域6的全部区域中堆积NSG膜。而且，通过蚀刻NSG膜，形成侧壁63、70。此外，源极区域57、漏极区域58及杂质扩散区域65可以通过在硅基板2的表层部掺杂η型的杂质(例如，P(磷))之后，使该杂质扩散而形成。此外，热电堆区域5中，利用光刻及蚀刻，在隔膜32上形成导线34、35。该导线34、35由与金属层61、68同一工序来形成。然后，如图4D所示，利用减压CVD法，在热电传感器区域4、热电堆区域5及逻辑电路区域6的表面分别形成蚀刻阻挡膜9、36、71。接着，如图4E所示，利用CVD法，在热电传感器区域4、热电堆区域5及逻辑电路区域6的表面的全部区域分别形成第一层间绝缘膜10、37、72。然后，利用溅射法，在热电传感器区域4中的第一层间绝缘膜10上，形成由下部电极11的材料构成的金属膜。而且，利用光刻及蚀刻，选择性地除去金属膜。由此，如图4F 所示，在第一层间绝缘膜10上形成下部电极11。接着，如图4G所示，在下部电极11上形成热电元件14。具体来说，首先，利用溶胶凝胶法，在包含下部电极11的表面的区域中形成钛酸锆酸铅薄膜。然后，利用光刻及蚀刻， 选择性地除去该薄膜。由此，薄膜中形成在下部电极11的主体部12上的部分以外的部分被选择性地除去，得到薄膜状的热电元件14。接着，如图4H所示，利用溅射法，在热电元件14上形成上部电极15。然后，如图41所示，利用溅射法，在第一层间绝缘膜10上形成氧化铝膜17。接着， 利用CVD法，在氧化铝膜17上形成氧化硅膜18。由此，在第一层间绝缘膜10上得到覆盖膜 16，该覆盖膜16具有层叠了氧化铝膜17及氧化硅膜18的构造。此外，在热电堆区域5及逻辑电路区域6中，利用CVD法，在第一层间绝缘膜37、72 上分别形成盖层38、73。接着，如图4J所示，在逻辑电路区域6中形成通孔插塞77、78、79。通孔插塞77、 78,79是通过在第一层间绝缘膜72及盖层73上形成将它们在层叠方向上贯通的通孔之后，向该通孔内埋设钨而形成的。然后，如图4K所示，利用光刻及蚀刻，在热电传感器区域4中，在覆盖膜16上形成贯通孔21、22。而且，利用溅射法，在包括贯通孔21、22内的覆盖膜16上及逻辑电路区域6中的盖层73上形成由铝构成的金属膜。该金属膜被选择性地图案化，由此，如图4L所示，形成配线19、20，并且形成与各通孔插塞77、78、79连接的第一配线74、75、76。接着，如图4M所示，形成第二层间绝缘膜23、39、80。具体来说，首先，利用CVD法， 在形成下层对、40、81之后，接着在下层M、40、81上分别形成上层25、41、81。而且，在逻辑电路区域6中形成通孔插塞86、87、88。通孔插塞86、87、88是通过在第二层间绝缘膜80 中形成通孔之后，在该通孔内埋设钨而形成的。然后，利用溅射法，在第二层间绝缘膜80上形成由铝构成的金属膜。通过使该金属膜被选择性地图案化，如图4N所示，形成与各通孔插塞86、87、88连接的第二配线83、84、 85。接着，利用CVD法，如图40所示，在热电传感器区域4、热电堆区域5及逻辑电路区域6上形成将它们表面的全部区域覆盖的第三层间绝缘膜沈、42，89。接着，如图4P所示，利用光刻及蚀刻，形成贯通孔27、43。贯通孔27在热电传感器区域4中连续地贯通隔膜8、蚀刻阻挡膜9、第一层间绝缘膜10、覆盖膜16、第二层间绝缘膜 23及第三层间绝缘膜沈。在形成贯通孔43时，首先，利用蚀刻，在第一层间绝缘膜37、盖层38、第二层间绝缘膜39及第三层间绝缘膜42中，从上表面蚀刻去与热电偶33沿其层叠方向相对的部分。 由此，从热电偶33的上方除去盖层38、第二层间绝缘膜39及第三层间绝缘膜42，且第一层间绝缘膜37的膜厚比其余部分小。然后，利用蚀刻，从包围热电偶33的区域上除去第一层间绝缘膜37、盖层38、第二层间绝缘膜39及第三层间绝缘膜42。由此，形成贯通孔43。然后，如图4Q所示，利用CVD法，在包括贯通孔27、43的内面的第三层间绝缘膜 26,42,89上形成钝化膜沘、44、90。而且，利用光刻及蚀刻，如图4R所示，选择性地除去钝化膜90及第三层间绝缘膜 89。由此，形成使各第二配线83、84、85的上表面的一部分露出的焊盘开口 91、92、93。接着，如图4S所示，利用蚀刻，除去隔膜8、32及蚀刻阻挡膜9、36中面向贯通孔 27、43的底面的部分。由此，从贯通孔27、43的底面露出牺牲层95。牺牲层95中从贯通孔 27、43露出的部分上形成氧化膜。然后，利用CVD法，在钝化膜沘、44、90上形成由PSG(Phospho SilicateGlass)构成的焊盘保护膜96。而且，热电传感器区域4、热电堆区域5及逻辑电路区域6的全部区域暴露在10%浓度的氢氟酸(HF)中10秒钟。由此，除去牺牲层95的氧化膜。接着，经由贯通孔27、43，供给TMAH(氢氧化四甲基铵水溶液)，由此除去牺牲层 95，并且除去硅基板2的表层部。由此，形成腔体7、31，得到图2所示的红外线传感器1。如上所述，在硅基板2上设有由钛酸锆酸铅构成的薄膜状的热电元件14。当由于红外线的入射而使热电元件14的温度上升时，与该温度相应地输出热电元件14的自发极化的变化所导致的热电流。因此，可以根据该热电流，检测红外线。在硅基板2上，在与热电元件14相对的部分形成有从其表面凹陷的形状的腔体7。 由此，热电元件14与半导体元件热分离，因此能够防止热从热电元件14向硅基板2扩散。 其结果，能够提高红外线的检测精度。薄膜状的热电元件14能够通过溶胶凝胶法来形成。与利用粉体原料的烧结来形成热电元件14的方法相比，溶胶凝胶法能够减小热电元件14的厚度。从而，能够实现使用了热电元件14的红外线传感器1的薄型化。热电元件14被覆盖膜16覆盖。由此，能够防止热电元件14被水分等侵入。此外， 覆盖膜16包括氧化铝膜。从而，利用氧化铝膜的氢阻隔性，能够防止热电元件14的材料即钛酸锆酸铅的氢还原。因此，能够防止该氢还原导致的热电元件14的特性劣化。在硅基板2上形成有M0SFET51及电容器52。进而，在硅基板2上隔着第一层间绝缘膜72而形成配线74、75、76，并能够将该配线74、75、76通过通孔插塞77、78、79而与 M0SFET51及电容器52连接。从而，能够在红外线传感器1中内置对从热电元件14输出的热电流(输出信号)进行处理的信号处理电路等。此外，在硅基板2上设有热电偶33。根据与热电偶33的热接点45和冷接点46之间的温度差相应的电压，可以检测红外线。从而，根据红外线传感器1的用途，可以使用热电元件14及热电偶33其中之一或两者来作为红外线的检测元件。在覆盖膜16上形成有在厚度方向上贯通覆盖膜的贯通孔27，在贯通孔27的内面上被覆由氮化硅构成的钝化膜观。由此，即使为了在硅基板2上形成腔体7而通过贯通孔 27向硅基板2供给蚀刻液(TMAH)，覆盖膜16也不会被蚀刻液所蚀刻。从而，不会产生覆盖膜16的不期望的蚀刻，并能够在硅基板2上形成腔体7。[0133]此外，可以在权利要求所记载的范围内进行各种设计变更。例如，在上述实施方式中，在硅基板2的中央区域的纸面上侧半部，将热电元件14 配置成行列状，在纸面下侧半部，将热电偶33配制成行列状，热电元件14及热电偶33的配置方式可以适当变更。例如，热电元件14及热电偶33也可配置成，在硅基板2的中央区域中，以各列中的各热电元件14不与相邻列的热电元件14相邻，此外，各列中的各热电偶33 不与相邻列的热电偶33相邻的方式，将各元件14、33整体上排列成锯齿状。对本实用新型的实施方式详细地进行了说明，但其只不过用于明确本实用新型的技术内容的具体例，本实用新型并不应被限定解释为这些具体例，本实用新型的思想及范围仅由权利要求来限定。本申请与2010年3月1日向日本国专利厅提出的日本专利申请2010-44180号对应，该申请全部公开的内容被引入于此。
权利要求1.一种红外线传感器，其特征在于，具备 半导体基板；薄膜状的热电元件，其设置在所述半导体基板上并由钛酸锆酸铅构成； 覆盖膜，其覆盖所述热电元件，且其最表面构成红外线的受光面； 腔体，其在所述半导体基板的与所述热电元件相对的部分，形成从所述半导体基板的表面凹陷的形状，用于将所述热电元件与所述半导体基板热分离。
2.根据权利要求1所述的红外线传感器，其特征在于， 所述覆盖膜包括氧化铝膜。
3.根据权利要求1所述的红外线传感器，其特征在于，所述覆盖膜具有从所述半导体基板侧起依次层叠氧化铝膜及氧化硅膜的二层构造。
4.根据权利要求1 3中任一项所述的红外线传感器，其特征在于， 还包括形成在所述半导体基板上的有源元件；与所述有源元件电连接的配线。
5.根据权利要求1 3中任一项所述的红外线传感器，其特征在于， 还包括设置于所述半导体基板上的热电偶。
6.根据权利要求5所述的红外线传感器，其特征在于， 所述热电偶包括第一热电偶及第二热电偶，所述第一热电偶由相互空开间隔且平行地延伸的一对第一导线及第二导线构成， 所述第二热电偶由相互空开间隔且平行地延伸的一对第三导线及第四导线构成， 所述第一导线的一端与所述第三导线的一端连接，所述第二导线的一端与所述第四导线的一端连接，上述连接的连接部构成热接点。
7.根据权利要求6所述的红外线传感器，其特征在于，在所述半导体基板上，在与所述热电偶相对的部分形成有用于将所述热接点与所述半导体基板热分离的腔体。
8.根据权利要求7所述的红外线传感器，其特征在于，所述第一热电偶的所述第一导线及所述第二导线相对于所述第二热电偶的所述第三导线及所述第四导线被设置为在俯视下呈围绕所述腔体的中心以180°旋转对称。
9.根据权利要求1 3中任一项所述的红外线传感器，其特征在于， 所述半导体基板为硅基板，在所述覆盖膜上形成有在厚度方向上贯通所述覆盖膜的贯通孔， 在所述贯通孔的内面上被覆由氮化硅构成的氮化硅膜。
10.根据权利要求1 3中任一项所述的红外线传感器，其特征在于， 所述腔体形成为越靠近所述半导体基板的背面越窄的剖面梯形。
11.根据权利要求1 3中任一项所述的红外线传感器，其特征在于， 还包括隔膜，其从所述半导体基板的所述表面侧闭塞所述腔体；下部电极，其形成在所述隔膜上，且从所述热电元件的背面侧与所述热电元件相接触；上部电极，其形成在所述热电元件上，且从所述热电元件的表面侧与所述热电元件相接触。
12.根据权利要求11所述的红外线传感器，其特征在于，所述下部电极包括与所述热电元件相接触的主体部和从所述主体部沿所述半导体基板的所述表面延伸的延伸部。
13.根据权利要求11所述的红外线传感器，其特征在于，所述下部电极具有从所述隔膜侧起依次层叠由钛构成的层及由钼构成的层的二层构造。
14.根据权利要求11所述的红外线传感器，其特征在于，所述上部电极具有从所述热电元件侧起依次层叠由铱构成的层及由氧化铱构成的层的二层构造。
15.一种传感器元件，其特征在于，具备 硅基板；形成于所述硅基板的晶体管；设置在所述硅基板上的热电元件；形成在所述硅基板中所述热电元件的下方的腔体。
16.根据权利要求15所述的传感器元件，其特征在于， 所述传感器元件还包括在所述硅基板上设置的热电偶。
17.根据权利要求16所述的传感器元件，其特征在于，所述传感器元件还包括形成在所述硅基板中所述热电偶的下方的腔体。
18.根据权利要求15 17中任一项所述的传感器元件，其特征在于，所述热电元件的下方的腔体是用于将所述热电元件与所述硅基板热分离的腔体。
19.根据权利要求15 17中任一项所述的传感器元件，其特征在于， 所述晶体管包括MOS晶体管。
20.根据权利要求15 17中任一项所述的传感器元件，其特征在于， 所述传感器元件还包括形成在所述硅基板上的MOS电容器。
21.根据权利要求15 17中任一项所述的传感器元件，其特征在于， 所述传感器元件还包括隔膜，其从所述硅基板的表面侧闭塞所述热电元件的下方的所述腔体；下部电极，其形成在所述隔膜上，并从所述热电元件的背面侧与所述热电元件相接触；上部电极，其形成在所述热电元件上，并从所述热电元件的表面侧与所述热电元件相接触。
22.—种传感器元件，其特征在于，具备 硅基板；设置在所述硅基板上的晶体管； 设置在所述硅基板上的热电元件； 设置在所述硅基板上的热电偶。
23.—种红外线传感器，其特征在于，具有权利要求15 17中任一项所述的传感器元件，并且所述热电元件包括由钛酸锆酸铅构成且利用热电效应来检测红外线的元件。
24.根据权利要求23所述的红外线传感器，其特征在于，还包括覆盖膜，该覆盖膜覆盖所述热电元件，且其最表面构成红外线的受光面。
25.根据权利要求M所述的红外线传感器，其特征在于， 所述覆盖膜包括氧化铝膜。
26.根据权利要求M所述的红外线传感器，其特征在于，所述覆盖膜具有从所述硅基板侧起依次层叠氧化铝膜及氧化硅膜的二层构造。
专利摘要本实用新型提供一种传感器元件及红外线传感器，其具备半导体基板；薄膜状的热电元件，其设置在所述半导体基板上并由钛酸锆酸铅构成；覆盖膜，其覆盖所述热电元件，且其最表面构成红外线的受光面；腔体，其在所述半导体基板的与所述热电元件相对的部分，形成从所述半导体基板的表面凹陷的形状，用于将所述热电元件与所述半导体基板热分离。
文档编号G01J5/12GK202204598SQ201120051689
公开日2012年4月25日 申请日期2011年2月28日 优先权日2010年3月1日
发明者仲谷吾郎 申请人:罗姆股份有限公司