专利名称：微波雷达系统线性调频信号发生器的制作方法
技术领域：
本实用新型涉及一种在微波雷达系统中的信号源装置，特别涉及微波雷达系统的宽带线性调频信号设计技术。
技术背景目前，最成熟的线性调频信号产生方式是通过专用的DDS芯片产生。在现有的DDS系列芯片中，美国模拟公司推出的AD9858工作频率最高，其产生的线性调频信号工作频率最高为400MHz左右，但是同时需要1GHz以上的DDS系统时钟，给设计过程造成一定的困难，并且无法在较高的微波频段使用。实用新型专利96214122.4提出的扫频信号源工作在高频段，且频带范围较小，结构复杂，需要FPGA实现扫频数据发生器；发明专利98108352.8通过FPGA实现采样数据形成电路，其工作频率由FPGA系统时钟和内部采样算法决定，无法工作在微波频段，同时无法产生宽带线性调频信号。

发明内容
本实用新型的目的在于克服现有DDS芯片工作频段低、对系统时钟要求高、结构复杂的缺点，采用新型模块化器件，设计一种微波雷达系统线性调频信号发生器，它是微波段超宽频带的线性调频信号源，不但同时满足高工作频率、宽频带的要求，而且具有结构简单、稳定可靠的特点。
本实用新型的技术方案是微波雷达系统线性调频信号发生器，它包括控制单片机，电平转换器，直接数字合成芯片DDS和DDS系统时钟，控制单片机、电平转换器和直接数字合成芯片DDS依次电连接，其特征在于电平转换器还接有集成分频器和压控振荡器的锁相环芯片PLL，直接数字合成芯片DDS通过小信号放大器和滤波器与锁相环芯片PLL连接。
如上所述的微波雷达系统线性调频信号发生器，其特征在于所述的直接数字合成芯片DDS为AD9854，锁相环芯片PLL为ADF4360-7，鉴相中心频率为1MHz。
本实用新型的原理是微波雷达系统线性调频信号发生器的工作频率根据集成分频器和压控振荡器的锁相环芯片PLL确定，其工作频率可以从几百MHz到1.8GHz，在此工作频段内可以产生任意带宽的线性调频信号。锁相环PLL的参考时钟是由直接数字合成芯片DDS为主的锁相环参考时钟电路提供。该参考时钟电路包括直接数字合成芯片DDS和DDS的系统时钟，小信号放大器和滤波器。参考时钟发生变化，PLL的输出信号也发生变化。DDS和PLL均通过电平转换器由单片机进行控制。只需更改单片机的软件程序，即可使本实用新型在微波频段产生超宽带的线性调频信号。其输出随着参考时钟的变化而变化，输出频谱具有低相噪、低杂散、高纯频谱和高捷变频率的特点。
我们优选美国模拟器件公司推出的专用DDS(直接数字合成)芯片AD9854和超宽带集成分频器和压控振荡器的锁相环(PLL)芯片ADF4360-7构成锁相环系统以产生微波频段的线性调频信号，其输出最高频率为1800MHz。对于ADF4360-7而言，其参考时钟发生变化，其输出信号也发生变化。为了产生微波频段的线性调频信号，我们用AD9854产生低频段的线性调频信号，以此作为ADF4360-7的参考时钟，构成DDS+PLL的电路结构。
本实用新型的技术解决方案中，线性调频信号发生器的工作频率根据ADF4360-7确定，其工作频率可以从几百MHz到1.8GHz，在此工作频段内可以产生任意带宽的线性调频信号。锁相环的参考时钟由专用DDS芯片AD9854提供。AD9854可以在低频段或者高频段内产生一个窄带的线性调频信号，通过ADF43607构成的锁相环电路可以将此窄带线性调频信号直接倍频为微波频段、超宽带的线性调频信号。根据锁相环的分频比不同，其输出频率和输出带宽可以进行相应的改变。在整个电路的设计中，AD9854的输出频率有一定限制。对于锁相环而言，我们可以采用固定的参考频率。因为AD9854的时钟利用率最大为30％-40％，我们选用的高性能晶振的频率范围为120MHz，所以参考频率一般小于30MHz。为了防止DDS 工作时功耗过大，我们需要进一步降低时钟频率和AD9854的输出频率。在我们的设计中，我们将锁相环参考时钟的中心频率定为13MHz，鉴相中心频率为1MHz，可以使发生器的工作稳定性较好，器件成本更低。
本实用新型的技术解决方案中，锁相环的参考时钟由AD9854提供。因为AD9854的具有超细的频率分辨率，所以在锁相环路的输出同样可以达到高精度的频率分辨率。另外，由于AD9854的输出幅度约为-10dBm左右，而ADF4360-7需要的参考时钟幅度最低为-5dBm，所以需在AD9854输出端接相应的小信号功率放大器以满足锁相环路对参考时钟的要求。在这里，我们的放大器增益定为10-15dB，最后参考时钟输出大于0dBm。
本实用新型的有益效果是，可以在微波雷达系统中实现高精度频率分辨率的线性调频信号发生器。其工作频率可达GHz以上，相应线性调频带宽可达几百MHz。提高了线性调频信号的实用范围，适用于河流及其他相关目标探测微波雷达系统对信号发生器的要求。


图1是本实用新型实施例的整体功能框图。
图2是图1中锁相环芯片PLL的参考时钟电路框图。
图3是图1中锁相环芯片PLL的线路图。
图4是基于图1框图产生的中心频率为600MHz，带宽约为20MHz的线性调频信号图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型进一步说明。
图1所描述的是本实用新型实施例的框图。包括锁相环芯片、专用的DDS芯片、参考时钟电路、电平转换和控制单片机等。其工作过程为利用美国模拟器件公司的专用DDS(直接数字合成)芯片AD9854和超宽带集成分频器和压控振荡器的锁相环(PLL)芯片ADF4360-7构成DDS+PLL的锁相环系统。图中专用DDS芯片AD9854产生一个低频段的线性调频信号，中心频率为13MHz，带宽400KHz。此信号经滤波放大后作为锁相环芯片ADF4360-7的参考时钟输入。随着参考时钟的线性变化，锁相环输出频率相应发生线性变化，以此达到在微波频段产生线性调频信号的目的。图中AD9854和ADF4360-7均通过电平转换器由单片机进行控制。只需更改单片机的软件程序，即可以在微波频段产生超宽带的线性调频信号。
图2所描述的是锁相环电路的参考时钟电路框图。包括专用DDS芯片AD9854、DDS系统时钟、小信号放大器和13MHz的晶体滤波器。专用DDS是以对正弦波采样、D/A变换的方式产生正弦波，所以会产生很多离散的杂散信号。所以在DDS芯片后必须加带通滤波器滤除杂散信号。同时AD9854产生的线性调频信号幅度为-10dB左右，而锁相环芯片需要的参考时钟幅度要求至少为-5dBm，所以我们在滤波器后仍需要加小信号的放大器以满足锁相环系统对参考时钟的要求。综合滤波器的衰减等因素，此处的小信号放大器增益定为10-15dB，选取的芯片是美国RF MICRODEVICE公司的RF2317芯片，最终参考时钟输出幅度大于0dBm。滤波器采用定制的方式，其主要参数指标为中心频率13MHz，带宽大于1MHz，带内波纹小于1dB。DDS芯片的系统工作时钟为40MHz或120MHz，由普通晶体振荡器提供。
图3所描述的是锁相环电路图。其参考时钟由图2产生的线性调频信号提供，其中心频率为13MHz，带宽为400KHz。锁相环鉴相频率的中心频率定为1MHz，通过图2参考时钟在锁相环芯片ADF4360-7中进行13分频得到。在此鉴相频率下，设计相应的环路滤波器。C1、C2、C3分别为2.62nF、35.6nF和1.20nF；R1和R2分别为12.5KΩ和25.5KΩ。
图3中芯片ADF4360-7的24脚CP为锁相环的电荷泵输出管角。24脚输出通过相应的环路滤波器以得到一个稳定的调制电压通过ADF4360-7的7脚V tune反馈到整个锁相环路中，通过这个调制电压控制芯片内部集成的压控振荡器。在芯片ADF4360-7的输出20脚就可以得到一个高分辨率的线性调频信号。图中AVdd、DVdd和Gnd分别接模拟电源3.3v、数字电源3.3v和地。其他17、18和19脚接单片机相应控制信号。
图4描述的是基于框图1的线性调频信号发生器产生的线性调频信号输出频谱图。L1线为扫频信号，L2线为单频信号。从图中可以看出，线性调频信号的中心频率为600MHz。起始频率为590.60MHz，截至频率为609.4MHz，扫频时间为1s。信号带宽18.8MHz。信号幅度为-10dBm，信噪比大于60dB。
权利要求1.微波雷达系统线性调频信号发生器，它包括控制单片机，电平转换器，直接数字合成芯片DDS和DDS的系统时钟，控制单片机、电平转换器和直接数字合成芯片DDS依次电连接，其特征在于电平转换器还接有集成分频器和压控振荡器的锁相环芯片PLL，直接数字合成芯片DDS通过小信号放大器和滤波器与锁相环芯片PLL连接。
2.如权利要求1所述的微波雷达系统线性调频信号发生器，其特征在于所述的直接数字合成芯片DDS为AD9854，锁相环芯片PLL为ADF4360-7，鉴相中心频率为1MHz。
专利摘要微波雷达系统线性调频信号发生器，它包括控制单片机，电平转换器，直接数字合成芯片DDS和DDS的系统时钟，控制单片机、电平转换器和直接数字合成芯片DDS依次电连接，其特征在于电平转换器还接有集成分频器和压控振荡器的锁相环芯片PLL，直接数字合成芯片DDS通过小信号放大器和滤波器与锁相环芯片PLL连接。既满足高工作频率、宽频带的要求，又具有结构简单、稳定可靠的特点。
文档编号G01S7/282GK2840070SQ20042005761
公开日2006年11月22日 申请日期2004年12月10日 优先权日2004年12月10日
发明者文必洋, 马志刚, 周浩, 沈伟, 严卫东, 王才军 申请人:武汉大学