专利名称：Gps/galileo导航基带处理芯片及导航接收机的制作方法
技术领域：
本发明涉及一种导航基带处理芯片及导航接收机，尤其涉及一种GPS/GALILEO导 航基带处理芯片及导航接收机，属于全球卫星定位系统(GPS和GALILEO)的接收机技术领 域。
背景技术：
全球卫星定位系统(GPSAlobalPositioning Mtellite)是由美国开发并运营的 卫星系统。该系统可以向具有适当接收机设备的全球范围内的用户提供精确、连续的三维 位置和速度信息。GPS卫星星座由6个轨道面上的M颗卫星组成，每一个平面上包括4颗 卫星。系统利用单向到达时间测距的概念，使卫星以高精度的星载原子频率标准做基准进 行发射，而星载原子频标是与GPS时间基准同步的。卫星采用码分多址的技术在两个频率 上广播测距码和导航数据，也即Ll (1575. 42MHz)和L2 (1227. 6MHz)。GPS 信号采用直接序列扩频(DSSS，Directkquence Spread Spectrum)和二进制 相移键控(BPSK，Binary Phase Shift Keying)的调制方式。在Ll频率的信号由C/A码和 P码两个PRN(伪随机)码调制。C/A码的码速率是1. 023MHz，采用长度为1023的GOLD码， 每颗卫星对应于一个C/A码。而P码的码速率是10. 23MHz，其只能为PPS用户所用(主要 面向军用)。GPS PRN码具有良好的自相关和互相关特性，这决定了用户接收机可以通过选 择本地码与接收码序列进行相关运算来分辨到底是哪颗卫星。GPS的导航电文速率为每秒50比特。它由5个子帧共1500比特组成，每个子帧 300比特。每一个子帧本身由10个30比特的字组成。导航电文中每一个字的最后6个比 特用于奇偶校验，以便为用户设备提供解调时检测比特错误的能力。在正常的工作模式下， 导航数据在2小时的时间内重复广播。子帧1包含了 GPS星期数、卫星精度、健康数据和时 钟校正等。子帧2和子帧3包含了星历参数。子帧4和子帧5包含卫星健康数据、特殊电 文、卫星配置标志、电离层和UTC数据以及1-32颗卫星的历书。历书是卫星星历参数的简 化子集，寿命为一周，每12. 5分钟广播一次。GPS接收机计算用户位置需要已知四颗卫星的星历信息和四颗卫星到用户的距 离。这个距离是通过计算PN码的传输时间来获得的。由于GPS信号发射时刻和本地时刻 起点不同，因此只能得到一个伪距。通过后续的迭代运算，可以得到这个起始时刻的差别， 进而得到卫星到用户的真实距离。GALILEO卫星定位系统是由欧洲各国发起的全球卫星定位系统。作为起步较晚 的全球卫星导航系统，GALILEO系统的研制起点也较高，运用了一系列当前卫星技术的最 新成果。GALILEO系统由三个轨道面上的30颗卫星组成。每个轨道有9颗卫星和1颗备 用卫星。GALILEO系统将在频率范围1164-1215MHz (E5频段)、U60_1300MHz (E6频段)和 1559-1592MHz (E2-L1-E1)上提供六种导航信号，分别记作L1F、LIP、E6C、E6P,E5a 和 E5b。 其中LlF、Efe* E^3是可以公开访问的信号，其均由一个数据通道和一个导航通道组成。GALILEO信号格式较多，以LlF信号为例，说明如下L1F信号采用B0C(1，1)调制方式，码速率为1. 023MHz，码长为2046。数据和导频通道的符号速率为每秒250比特。GALILEO系统完整的导航电文以超帧序列的形式在每个数据通道上传输。一个超 帧由若干个帧组成，一个帧又由若干个子帧组成。子帧是组成导航电文的基本结构，包含以 下几个部分同步字、用于检错的循环冗余校验位及用于FEC编码器的尾比特。所有子帧通 过速率减半的卷积FEC编码和块交织的方式来保护，然后所产生的符号序列和相应的PRN 码进行相加，用来调制导航信号分量。GALILEO系统的定位原理和GPS系统类似，其都是通过计算卫星到用户距离和获 取卫星星历信息来计算用户位置的。具体原理可以参考导航类文章，这里不再赘述。一般的导航接收机由天线、低噪声放大器、射频芯片、基带处理芯片、片外FLASH 及RAM等组成。基带处理芯片是整个导航接收机的核心。传统的导航接收机基带处理芯 片一般包括嵌入式微处理器及其内部总线、片内RAM、片内FLASH、相关器及时钟产生电路 等，代表产品为ZARLINK的GP4020GPS基带处理芯片。为了满足接收机用户对于启动时间 和接收机灵敏度的更高要求，许多接收机芯片设计厂商采用了大规模捕获引擎+AGPS的设 计思路，这种方案可以获得比较小的TTFF时间(首次定位时间)和-158dBm以下的跟踪灵 敏度，代表产品为U-BLOX的UBX-G5000 GPS/GALILEO/SBAS基带处理芯片。图1为现有技术中导航接收机的结构示意图。如图1所示，导航接收机包括天线 201、与所述天线201相连的射频电路223，与所述射频电路223相连的导航基带处理芯片 220，与所述导航基带处理芯片220相连的32KHz晶体206。所述天线201接收到卫星信号 后经低噪声放大器202放大，进入声表面滤波器203，然后进入射频芯片204，射频信号进行 下变频操作得到中频IF信号后，再通过模数转换器ADC电路转换输出数字中频信号交给导 航基带处理芯片220处理。TCX0205用于为射频芯片204和导航基带处理芯片220提供工 作时钟。所述数字中频信号进入导航基带处理芯片220后，先送到捕获引擎209，所述捕获 引擎209搜索可见卫星的码相位和多普勒载波漂移。捕获完成之后，跟踪通道210对信号进 行跟踪，嵌入式处理器218通过控制载波发生器和码发生器来实现信号的持续同步。导航 基带处理芯片220的捕获引擎和跟踪通道实现的方式有很多种，捕获的效率和跟踪通道的 个数也不一样。增加捕获引擎和跟踪通道的数量会提高定位道的速度和改善跟踪灵敏度， 但是会增加芯片的功耗、面积，这也需要折衷考虑。所述嵌入式处理器218负责整个芯片的控制和解算用户位置。嵌入式处理器核 217通过内部总线222访问内部ROM 213、内部RAM 214、DMA控制器218、计时器/计数器 215及中断控制器216。所述嵌入式处理器218运行的程序位于R0M213内；同时，嵌入式处 理器218 —般会提供连接外部FLASH的接口，用于访问片外更大容量的存储器。FLASH中 除了存储运行的程序代码外，还用于存储卫星星历信息、时间信息以及通道状态等，这样可 以为下次启动提供先验信息。嵌入式处理器218计算得到的卫星信息和用户位置信息通过 UART接口 221传送给外部主控处理器。这种数据格式一般采用NMEA0183，即一种使用广泛 的输出标准，一些导航基带处理芯片厂商也制定了自己专有的输出格式。所述导航基带处理芯片220的内部一般还包括实时时钟产生器207、系统时钟产 生器208、看门狗电路211、系统复位逻辑212及系统复位逻辑217等。所述32KHz晶体206 用于产生实时时钟RTK 207，当芯片掉电的时候，系统通过电池保证实时时钟正常工作，当系统再次上电工作时可以为其提供本地时间，结合卫星星历和历书就可以准确预测当前可 见卫星及其多普勒频移。图2为现有技术中导航接收机应用于移动设备的结构示意图。如图2所示，其主 要由导航接收机模块323、系统主控模块336和通信处理模块3 组成。对于车载导航仪等 设备不存在通信处理模块328，其余的结构类似。导航接收机模块323负责导航信号的接 收、捕获、跟踪、解调、解算和输出。通信模块3 负责通信部分的处理，包括2G/3G的通话 以及各种数据业务处理，主控模块主要负责整个系统的控制，导航模块的应用，以及其它一 些系统级应用。所述导航接收机模块323主要由天线301、射频电路337、导航基带处理芯片320 和32KHz晶体306组成，其中导航基带处理芯片320的内部结构以及导航接收机模块323 的工作过程和图1中的描述一样，在此不再赘述。所述通信处理模块3 主要由通信天线324、外部晶振327、射频芯片325和通信 基带处理电路3 组成。其主要完成与通信相关的语音、数据、图像等信息的发送与接收。所述系统主控模块336主要负责整个移动设备的控制。其主要由主控微处理器 329、总线330、R0M331、RAM332、FLASH333, LCD3;34和其他外设3；35组成。所述主控微处理 器3 不仅要处理语音通信、数据传输及多媒体应用，还要负责导航基带芯片的控制，电子 地图的显示等。所述主控微处理器3 —般采用高性能的微处理器芯片。对于移动设备特别是消费类电子产品而言，成本和功耗是最为敏感的两个指标。 传统的接收机基带处理芯片，嵌入式微处理器及其片内RAM/FLASH占据了不小的面积，而 且随着系统的复杂性不断提升，程序量会大大增加，使得芯片的功耗和成本居高不下。

发明内容
本发明针对传统的接收机基带芯片，嵌入式微处理器及其片内RAM/FLASH占据了 不小的面积，而且随着系统的复杂性不断提升，程序量大大增加，使得芯片的功耗和成本居 高不下的不足，提供了一种GPS/GALILEO导航基带处理芯片及导航接收机。本发明解决上述技术问题的技术方案如下一种GPS/GALILEO导航基带处理芯 片，包括捕获引擎、跟踪通道、嵌入式处理器和接口控制逻辑；所述捕获引擎，用于在所述嵌入式处理器的控制下，搜索并捕获GPS/GALILEO信 号的码相位和多普勒载波漂移；所述跟踪通道，其内包括载波发生器单元、码发生器单元和相关运算单元，用于在 所述嵌入式处理器的控制下，对GPS/GALILEO信号进行跟踪；所述嵌入式处理器，用于针对GPS/GALILEO信号分别采用不同的捕获跟踪策略， 其通过控制捕获引擎和跟踪通道来实现GPS/GALILE0信号的持续同步，进而得到用于计算 用户位置的导航电文和伪距测量信息；所述接口控制逻辑，用于为所述嵌入式处理器和与所述GPS/GALILE0导航基带处 理芯片相连的外部主控处理器提供不同的访问方式；所述嵌入式处理器由控制逻辑、嵌入式处理器核、数学运算模块和双口 RAM组成；所述嵌入式处理器核，用于通过配置所述捕获引擎从而得到GPS/GALILE0信号捕 获码相位和多普勒载波漂移，然后其通过控制所述跟踪通道实现对GPS/GALILE0信号持续同步，进而得到导航电文，同时读取所述跟踪通道的伪距测量信息，并将用于计算用户位置 的导航电文和伪距测量信息存入所述双口 RAM中；所述数学运算模块，其作为所述嵌入式处理器核的附属模块，用于在信号跟踪过 程中根据所述双口 RAM中跟踪通道控制变量进行数学运算，进而更新所述跟踪通道内部的 控制量；所述控制逻辑，用于控制所述嵌入式处理器核的程序加载、运行和休眠，并且用于 控制所述捕获引擎和跟踪通道的启动和休眠；所述双口 RAM，用于为所述GPS/GALILEO导航基带处理芯片和与所述GPS/GALILEO 导航基带处理芯片相连的外部主控处理器提供交互访问通道，同时存储用于计算用户位置 的导航电文和伪距测量信息。进一步，所述双口 RAM内存储了全局控制变量、捕获引擎控制变量、跟踪通道控制 变量和解算相关变量。进一步，所述接口控制逻辑包括SPI接口、HPI接口、UART接口、IIC接口和BUS接 口中的一种或者几种。进一步，还包括实时时钟产生器、系统时钟产生器、看门狗电路和系统复位逻辑； 所述实时时钟产生器，用于为所述GPS/GALILEO导航基带处理芯片进行时钟计数；所述系 统时钟产生器，用于产生所述GPS/GALILEO导航基带处理芯片内部各个模块用到的时钟； 所述看门狗电路，用于避免芯片的死机；系统复位逻辑，用于为所述GPS/GALILEO导航基带 处理芯片内部各个模块提供复位信号。本发明为解决上述技术问题还提供一种技术方案如下一种导航接收机由天线、 射频电路、GPS/GALILE0导航基带处理芯片和32KHz晶体组成；所述天线，用于接收GPS/GALILE0信号，并将其传送给射频电路；所述射频电路，用于将GPS/GALILE0信号转换成数字中频信号，并传送给GPS/ GALILEO导航基带处理芯片；所述GPS/GALILE0导航基带处理芯片，用于所述数字中频信号的捕获、跟踪和解 调，同时为与所述GPS/GALILE0导航基带处理芯片相连的外部主控处理器提供卫星轨道参 数以及伪距测量的信息来计算用户位置；所述32KHz晶体，用于产生实时时钟。进一步，所述GPS/GALILE0导航基带处理芯片包括捕获引擎、跟踪通道、嵌入式处 理器和接口控制逻辑；所述捕获引擎，用于在所述嵌入式处理器的控制下，搜索并捕获GPS/GALILE0信 号的码相位和多普勒载波漂移；所述跟踪通道，其内包括载波发生器单元、码发生器单元和相关运算单元，用于在 所述嵌入式处理器的控制下，对GPS/GALILE0信号进行跟踪；所述嵌入式处理器，用于针对GPS/GALILE0信号分别采用不同的捕获跟踪策略， 其通过控制捕获引擎和跟踪通道来实现GPS/GALILE0信号的持续同步，进而得到用于计算 用户位置的导航电文和伪距测量信息；所述接口控制逻辑，用于为所述嵌入式处理器和与所述GPS/GALILE0导航基带处 理芯片相连的外部主控处理器提供不同的访问方式；
所述嵌入式处理器由控制逻辑、嵌入式处理器核、数学运算模块和双口 RAM组成；所述嵌入式处理器核，用于通过配置所述捕获引擎从而得到GPS/GALILEO信号捕 获码相位和多普勒载波漂移，然后其通过控制所述跟踪通道实现对GPS/GALILEO信号持续 同步，进而得到导航电文，同时读取所述跟踪通道的伪距测量信息，并将用于计算用户位置 的导航电文和伪距测量信息存入所述双口 RAM中；所述数学运算模块，其作为所述嵌入式处理器核的附属模块，用于在信号跟踪过 程中根据所述双口 RAM中跟踪通道控制变量进行数学运算，进而更新所述跟踪通道内部的 控制量；所述控制逻辑，用于控制所述嵌入式处理器核的程序加载、运行和休眠，并且用于 控制所述捕获引擎和跟踪通道的启动和休眠；所述双口 RAM，用于为所述GPS/GALILEO导航基带处理芯片和与所述GPS/GALILEO 导航基带处理芯片相连的外部主控处理器提供交互访问通道，同时存储用于计算用户位置 的导航电文和伪距测量信息。进一步，所述双口 RAM内存储了捕获引擎和跟踪通道的全局控制变量、捕获引擎 控制变量、跟踪通道控制变量和解算相关变量。进一步，所述接口控制逻辑包括SPI接口、HPI接口、UART接口、IIC接口和BUS接 口中的一种或者几种。进一步，所述GPS/GALILEO导航基带处理芯片还包括实时时钟产生器、系统时钟 产生器、看门狗电路和系统复位逻辑；所述实时时钟产生器，用于为所述GPS/GALILE0导航 基带处理芯片进行时钟计数；所述系统时钟产生器，用于产生所述GPS/GALILE0导航基带 处理芯片内部各个模块用到的时钟；所述看门狗电路，用于避免芯片的死机；系统复位逻 辑，用于为所述GPS/GALILE0导航基带处理芯片内部各个模块提供复位信号。本发明的有益效果是本发明GPS/GALILE0导航基带处理芯片与外部的主控微处 理器一起工作，通过为主控微处理器提供卫星轨道参数以及伪距测量等信息来计算用户位 置；主控微处理器通过一个双口 RAM与GPS/GALILE0导航基带处理芯片交互；主控微处理 器还可以利用通信模块获得外部的辅助信息来提高系统的跟踪灵敏度和降低首次定位时 间；GPS/GALILE0导航基带处理芯片的控制逻辑电路可以关断GPS/GALILE0导航基带处理 芯片内闲置电路的时钟或电压，大大降低了导航基带处理的功耗；同时，该导航基带处理芯 片与主控微处理器的接口具有灵活方便，扩展性强等优点。本发明的有益效果具体包括以下几点(1)本发明将定位解算等复杂的运算移植到主控微处理器完成，导航基带处理芯 片只完成实时性要求较高的捕获、跟踪及解调等操作，这样就大大减小了导航基带处理芯 片的处理负荷，使其可以在更低的速率下运行，降低了导航基带处理芯片的功耗。(2)导航基带处理芯片中的嵌入式处理器进行了改进，精简掉了计时器、DMA电 路、中断控制器等，同时增加了数学运算模块，这样有针对性的改造可以减小芯片面积，同 时增加代码执行效率。(3)移动设备一般都有比较大的存储器系统，导航基带处理芯片中运行的代码可 以存放到外部系统的FLASH中，每次运行时，外部主控微处理器根据运行的模式加载运行 的程序，这样省掉了导航基带处理芯片内部FLASH等非易失性存储器，降低了系统成本。
(4)导航基带处理芯片中的嵌入式处理器核作为一个从属模块，其加载、运行、休 眠都是由导航基带处理芯片内部的控制逻辑模块来操控，嵌入式处理器核主要完成信号的 跟踪，实现环路滤波器，信道译码等操作，在大部分时间里其处于休眠状态，每次相关运算 完成之后才会被调用，这样其功耗就可以维持在一个很低的水平。


图1为现有技术中导航接收机的结构示意图；图2为现有技术中导航接收机应用于移动设备的结构示意图；图3为本发明实施例导航接收机的工作流程图；图4为本发明实施例导航接收机的结构示意图；图5为本发明实施例导航接收机应用于移动设备的结构示意图。
具体实施例方式以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并 非用于限定本发明的范围。移动设备中往往含有一个性能比较强大的微处理器，如果能充分利用外部微处理 器提供的资源，会大大降低系统成本和功耗，目前已经有一些芯片厂商提出了基于这种思 想的接收机架构。移动设备往往拥有一个通信模块，其可以通过外部得到定位的辅助信息， 例如AGPS信息就可以提高GPS的定位速度和跟踪灵敏度。利用移动设备现有的资源，通 常可以简化系统设计，使导航系统的总体成本大大降低，同时功耗也可以维持在一个比较 低的水平。这种设计思路已经为很多设计厂商所接受，逐渐成为导航芯片架构设计中的重 要方向。图3为本发明实施例导航接收机的工作流程图。如图3所示，芯片上电后外部主 控微处理器首先对其工作模式、时钟工作速率、码产生器等进行初始化101，然后加载片内 处理器的运行程序102。对于冷启动而言(没有已知卫星的先验信息)，芯片首先进行盲搜 索，这个过程一般捕获比较强的卫星信号103，捕获的频率间隔一般有几百赫兹。当捕获到 卫星信号以后，处理器启动跟踪通道，使通道进入频率牵引状态104，这时片内处理器会根 据预先设置好的程序调整本地载波发生器和码发生器的频率，使本地频率与接收到的卫星 信号频率保持一致。对于GPS信号来说，还需要进行比特同步。频率牵引完成后，该通道进 入跟踪状态105，对于GALILEO信号，还需要进行信道译码和解交织的处理106，将解调好的 数据进行帧同步处理107，最后将同步后的电文按照一定存放方式存储到双口 RAM中，这里 的一定存放方式主要指存放的起始位置、存放电文的长度等，由于GPS和GALILEO信号的格 式不同，因此可能会区别对待，和系统设计有一定的。处理器读取电文后需要进行校验和参 数提取108，进而用于用户位置的解算109。对于导航操作来说，还需要进行输出滤波等后 处理操作110，最后将结果以文字或者地图标识的形式显示给用户111。图4为本发明实施例导航接收机的结构示意图。如图4所示，所述导航接收机由 天线401、射频电路406、GPS/GALILEO导航基带处理芯片423和32KHz晶体407组成。所 述天线401接收到卫星信号后经低噪声放大器402放大，进入RF滤波器403，然后进入射频 芯片404。射频信号进行下变频操作得到中频IF信号，通过模数转换器ADC电路转换输出数字中频信号交给基带处理芯片423处理。TCX0205用于为射频芯片404和导航基带处理 芯片423提供工作时钟。嵌入式处理器似4部分由控制逻辑414、嵌入式处理器核415、数 学运算模块416和双口 RAM417组成。所述嵌入式处理器核415可以进行加、减、乘、与、或、 非及跳转等常规处理器的动作。所述数学运算模块416可以完成arctan、sin、cos、log及 高精度定点除法运算，它与嵌入式处理器4M采用内部寄存器或者总线方式传递数据，这 样大大精简了嵌入式处理器424的指令代码空间，可以较大简化嵌入式处理器似4代码的 复杂性，并且具有较快的运算速度和较高的运算精度。相对于现有技术的导航接收机，嵌入 式处理器424的程序由外部主控微处理器加载，省去了 FLASH等非易失性存储器。所述数字中频信号进入基带处理芯片后，先送到捕获引擎410，捕获引擎410搜索 可见卫星的码相位和多普勒载波漂移。捕获完成之后，跟踪通道411对信号进行跟踪，嵌 入式处理器核415通过控制载波发生器和码发生器来实现信号的持续同步，然后其通过控 制所述跟踪通道411实现对GPS/GALILEO信号持续同步，同时读取所述跟踪通道411的伪 距测量信息，并根据所述双口 RAM417中配置的参数进行数学运算，进而更新所述跟踪通道 411内部的控制量，对于GPS信号，当跟踪稳定之后，嵌入式处理器核415和数学运算模块 416还会依次进行比特同步和帧同步，对于GALILEO信号，当跟踪稳定之后，嵌入式处理器 核415和数学运算模块416还会依次进行帧同步和信道译码，进而得到导航电文用于解算 用户位置。所述嵌入式处理器核415和数学运算模块416在平时处于休眠状态，当需要对 捕获引擎410和跟踪通道411进行配置、更新时，由控制逻辑414唤醒嵌入式处理器核415 和数学运算模块416。由于GPS和GALILEO的伪码长度不同，捕获引擎和跟踪通道需要兼容GPS和 GALILEO两种信号格式；同时，针对不同的信号，嵌入式处理器424需要采用不同的跟踪策 略，例如对于不同强度的信号可以采用不同的滤波器结构，主要滤波器的阶数，系数的精 度等。此外，对于GPS和GALILEO信号格式不同，其跟踪的算法也不同，直接体现就是鉴相 器和滤波器结构会有很大差别。所述GPS/GALILE0导航基带处理芯片423的捕获引擎和跟 踪通道实现的方式有很多种，捕获的效率和跟踪通道的个数也不一样。增加捕获引擎和跟 踪通道的数量会提高定位道的速度和改善跟踪灵敏度，但是会增加芯片的功耗、面积，这也 需要折衷考虑。本实施例采用1个捕获引擎410和M个跟踪通道411的结构。所述双口 RAM417中存储了内部嵌入式处理器似4运行的程序，其可以通过提 供多种接口以实现和各种类型的外部主控微处理器对接，即为外部主控微处理器和GPS/ GALILEO导航基带处理芯片423交互的桥梁。所述双口 RAM417可以通过外部主控微处理器 进行配置，外部主控微处理器通过配置双口 RAM417来实现对GPS/GALILE0导航基带处理芯 片423的控制，外部主控模块可以定时访问双口 RAM417里的变量，或者通过中断方式访问 双口 RAM417里的变量。所述控制逻辑414根据外部配置的参数对嵌入式处理器核415进 行控制。平时工作时候，嵌入式处理器似4处于休眠状态，控制逻辑414可以关断嵌入式处 理器核415的时钟或者电压来实现达到低功耗的目的。当需要捕获可见卫星信号的时候， 采用下列方法(1)控制逻辑414开启捕获引擎410 ；(2)控制逻辑414开启嵌入式处理器核415，并且配置嵌入式处理器似4的运行速 率、程序运行的起始地址及数据存储的映射地址；
(3)嵌入式处理器核415运行捕获程序对捕获引擎410进行配置，捕获完成后将中 间结果写回双口 RAM417，处理完成之后，控制逻辑414关断嵌入式处理器核415的时钟或者 电压；(4)当捕获到卫星信号的时候，控制逻辑414启动跟踪通道411 ；(5)当跟踪通道411完成一个伪码周期的相关操作后，控制逻辑414重新开启嵌入 式处理器核415，并配置嵌入式处理器424的运行速率、程序运行的起始地址、数据存储的 映射地址(6)嵌入式处理器核415运行跟踪通道411运算结果，计算载波和码产生器的发生 速率以实现对卫星信号的持续跟踪。当信号跟踪稳定时解调导航电文，译码，做帧同步，并 将结果写回双口 RAM417，处理完成之后，控制逻辑414关断嵌入式处理器核415的时钟或者 电压；(7)当需要搜索另一颗可见卫星时候，重复上述过程。外部主控微处理器通过查询方式或者中断方式访问双口 RAM417里面的值，并进 行解算用户位置的操作。所述GPS/GALILEO导航基带处理芯片423提供了多种接口访问方 式SPI 接口 418、HPI 接口 419、UART 接口 420、IIC 接口 421、BUS 接口 422。具体系统采用 哪种接口方式，可以根据系统的需求灵活配置。所述GPS/GALILEO导航基带处理芯片423的内部还包括实时时钟产生器408、系统 时钟产生器409、看门狗电路412和系统复位逻辑413等。所述系统时钟产生器409为嵌 入式处理器424中所有的模块电路提供时钟。所述系统复位逻辑413为嵌入式处理器似4 中所有的模块电路提供复位。所述外部晶体407用于产生实时时钟，当芯片掉电的时候，当 GPS/GALILEO导航基带处理芯片423掉电时，通过外接电池保证实时时钟产生器408正常 工作，当GPS/GALILEO导航基带处理芯片423上电时，提供相对准确的本地时间，结合卫星 星历和历书就可以准确预测当前可见卫星及其多普勒频移。所述GPS/GALILEO导航基带处 理芯片423可以和射频芯片404采用同一时钟，这样可以降低系统成本。此外，所述GPS/ GALILEO导航基带处理芯片423的时钟也可以由射频芯片内部PLL提供，这样可以得到更加 稳定的时钟信号。在具体实施的过程中射频芯片404和GPS/GALILE0导航基带处理芯片423可以采 用SIP方式的方法封装在同一个芯片内部，也可以采用分立的方法，具体实现方式要根据 设备运行的需求而定。图5为本发明实施例导航接收机应用于移动设备的结构示意图。如图5所示，其 主要由导航接收机模块526、系统主控模块539和通信处理模块531组成。对于车载导航仪 等设备不存在通信处理模块531，其余的结构类似。与图2方案不同的是导航接收机模块 526仅负责导航信号的接收、捕获、跟踪、解调、译码及同步。导航接收机模块526中导航基 带处理芯片的初始化和控制、用户位置的定位解算以及上层应用全部由系统主控模块539 完成，换言之，即导航的部分操作由系统主控模块539分担。所述通信模块531负责通信相 关的处理，包括2G/3G的通话以及各种数据业务处理，从而获取导航辅助信息。所述导航接收机模块5 主要由天线501、射频电路506、GPS/GALILE0导航基带处 理芯片523和32KHz晶体507组成。所述天线501接收到卫星信号后经低噪声放大器502 放大，进入RF滤波器503，然后进入射频芯片504。射频信号进行下变频操作得到中频IF信号，通过模数转换器ADC电路输出数字中频信号交给基带芯片处理。所述数字中频信号进 入GPS/GALILEO导航基带处理芯片523后先送到捕获引擎510，捕获引擎510搜索可见卫星 的码相位和多普勒载波漂移。捕获完成之后，跟踪通道511对信号进行跟踪，嵌入式处理器 5M通过控制载波发生器和码发生器来实现信号的持续同步。当跟踪稳定之后，嵌入式处理 器5M需要对解调后的信号进行比特同步(仅针对GPS)、信道译码(仅针对GALILEO)、帧同 步等操作。所述嵌入式处理器5M部分由控制逻辑514、嵌入式处理器核515、数学运算模 块516和双口 RAM517组成。所述嵌入式处理器5 运行的程序位于双口 RAM517内，嵌入 式处理器核515的运行和休眠等全部由控制逻辑514负责，具体控制流程见图5说明。所 述双口 RAM517中除了存储运行的程序代码外，还存储了嵌入式处理器核515运行程序的地 址范围、时钟工作速率等控制信息。此外还包括卫星星历信息、时间信息以及通道状态等， 这样可以为下次启动提供先验信息。外部处理器访问双口 RAM517可以通过接口控制逻辑 525，GPS/GALILEO导航基带处理芯片523提供的接口可以是SPI接口 518、HPI接口 519、 UART接口 520、IIC接口 521和BUS接口 522中的一种或者多种组合。所述通信处理模块531主要由通信天线527、外部晶振530、射频芯片5 和通信 基带处理电路5 组成，其主要完成与通信相关的语音、数据、图像等信息的发送与接收。 所述系统主控模块539可以通过通信处理模块531来获取AGPS等信息用于快速捕获、高灵 敏度跟踪等导航应用，其可以大大提高定位精度。对于车载设备，不存在这部分电路。所述系统主控模块539主要负责整个移动设备的控制。其主要由主控微处理器 532、总线533、R0M534、RAM5;35、FLASH536、LCD537和其他外设538组成。所述主控微处理器 532不仅要处理语音通信、数据传输及多媒体应用，还要负责GPS/GALILEO导航基带处理芯 片523的控制，电子地图的显示等。所述主控微处理器532 —般采用高性能的微处理器芯 片。所述系统主控模块539通过读取导航基带处理芯片内部的双口 RAM517可以获取导航 信息，用于用户位置的计算，并且将其用于导航、地图显示等。此外，所述系统主控模块539 还可以控制导航基带处理芯片的初始化、程序配置及工作模式切换等。这种结构把信号捕 获跟踪与计算用户位置信息的工作分离，由系统主控模块539承担了部分工作，降低了导 航基带处理芯片的程序量，充分利用了整个系统的资源。在本发明实施例中，用户位置的计 算以及上层应用是主控微处理器532完成的，这样既减小了 GPS/GALILEO导航基带处理芯 片523内部嵌入式处理器核515的程序代码数量，又可以降低其运行的时钟速率。同时，和 导航相关的星历信息、用户位置信息都可以存储在系统主控模块539的RAM 535或者FLASH 536中，从而大大降低了 GPS/GALILE0导航基带处理芯片523内部的存储空间。所述系统主 控模块539可以为导航接收机模块5 中的捕获引擎510和跟踪通道511提供先验信息来 加快捕获速度和提高跟踪灵敏度，这些先验信息包括用户可见的卫星型号、用户可见卫星 的多普勒偏移、用户可见卫星的码相位偏移和用户可见卫星的星历信息。在本实施例中，所述双口 RAM优选地划分为四个区域全局控制变量、捕获引擎控 制变量、跟踪通道控制变量和解算相关变量。所述全局控制变量包括休眠及复位控制、 前端滤波器系数、系统各模块工作时钟、系统常量、微处理器运行起始地址、微处理器运行 模式和微处理器代码。所述捕获引擎控制变量包括捕获模式、捕获优先级、捕获起始频点 (相当于起始多普勒载波漂移)、捕获起始码速率、捕获多普勒补偿、捕获门限系数、捕获累 加次数、捕获搜索步长、捕获卫星编号和捕获伪码。所述跟踪通道控制变量包括码环相关参数、载波环相关参数、比特同步相关参数、帧同步相关参数、解交织相关参数、信道译码相 关参数、滤波器相关参数和通道使能控制。所述解算相关变量包括各通道卫星强度、各通 道星历、历书、各通道时间寄存器和载波测量量。所述双口 RAM中划分的四个区域的排放顺 序不是限定性的，但是其四个区域的组成是限定性的。需要特别指出的是，以上所述的针对移动设备的导航接收机是以GPS/GALILEO双 模方式为例进行了阐述，但其不仅仅针对GPS/GALILEO双模系统，对类似的导航系统仍然 适用。例如，中国的北斗1系统和北斗2系统，俄罗斯的GL0NASS系统。其具体实施方式
也 可能是其中一种或者几种的组合。本发明GPS/GALILEO导航基带处理芯片与外部的主控微处理器一起工作，通过为 主控微处理器提供卫星轨道参数以及伪距测量等信息来计算用户位置；主控微处理器通过 一个双口 RAM与GPS/GALILEO导航基带处理芯片交互；主控微处理器还可以利用通信模块 获得外部的辅助信息来提高系统的跟踪灵敏度和降低首次定位时间；GPS/GALILEO导航基 带处理芯片的控制逻辑电路可以关断GPS/GALILE0导航基带处理芯片内闲置电路的时钟 或电压，大大降低了导航基带处理的功耗；同时，该导航基带处理芯片与主控微处理器的接 口具有灵活方便，扩展性强等优点。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种GPS/GALILEO导航基带处理芯片，包括捕获引擎(410)、跟踪通道(411)、嵌入式 处理器(424)和接口控制逻辑(425)；所述捕获引擎G10)，用于在所述嵌入式处理器GM)的控制下，搜索并捕获GPS/ GALILEO信号的码相位和多普勒载波漂移；所述跟踪通道G11)，其内包括载波发生器单元、码发生器单元和相关运算单元，用于 在所述嵌入式处理器GM)的控制下，对GPS/GALILEO信号进行跟踪；所述嵌入式处理器GM)，用于针对GPS/GALILEO信号分别采用不同的捕获跟踪策略， 其通过控制捕获引擎(410)和跟踪通道(411)来实现GPS/GALILEO信号的持续同步，进而 得到用于计算用户位置的导航电文和伪距测量信息；所述接口控制逻辑G25)，用于为所述嵌入式处理器(424)和与所述GPS/GALILE0导航 基带处理芯片相连的外部主控处理器提供不同的访问方式；其特征在于，所述嵌入式处理器(424)由控制逻辑014)、嵌入式处理器核015)、数学 运算模块(416)和双口 RAM (417)组成；所述嵌入式处理器核G15)，用于通过配置所述捕获引擎(410)从而得到GPS/GALILE0 信号捕获码相位和多普勒载波漂移，然后其通过控制所述跟踪通道Gll)实现对GPS/ GALILEO信号持续同步，进而得到导航电文，同时读取所述跟踪通道011)的伪距测量信 息，并将用于计算用户位置的导航电文和伪距测量信息存入所述双口 RAMG17)中；所述数学运算模块G16)，其作为所述嵌入式处理器核015)的附属模块，用于在信号 跟踪过程中根据所述双口 RAMG17)中跟踪通道控制变量进行数学运算，进而更新所述跟 踪通道Gll)内部的控制量；所述控制逻辑G14)，用于控制所述嵌入式处理器核015)的程序加载、运行和休眠， 并且用于控制所述捕获引擎(410)和跟踪通道011)的启动和休眠；所述双口 RAM 017)，用于为所述GPS/GALILE0导航基带处理芯片和与所述GPS/ GALILEO导航基带处理芯片相连的外部主控处理器提供交互访问通道，同时存储用于计算 用户位置的导航电文和伪距测量信息。
2.根据权利要求1所述的GPS/GALILE0导航基带处理芯片，其特征在于，所述双口 RAM(417)内存储了全局控制变量、捕获引擎控制变量、跟踪通道控制变量和解算相关变量。
3.根据权利要求1所述的GPS/GALILE0导航基带处理芯片，其特征在于，所述接口控制 逻辑(425)包括 SPI 接口 (418)、HPI 接口 (419)、UART 接口 (420)、IIC 接口 (421)和 BUS 接口(42 中的一种或者几种。
4.根据权利要求1所述的GPS/GALILE0导航基带处理芯片，其特征在于，还包括实时 时钟产生器008)、系统时钟产生器009)、看门狗电路(412)和系统复位逻辑G13)；所述 实时时钟产生器008)，用于为所述GPS/GALILE0导航基带处理芯片进行时钟计数；所述系 统时钟产生器(409)，用于产生所述GPS/GALILE0导航基带处理芯片内部各个模块用到的 时钟；所述看门狗电路G12)，用于避免芯片的死机；系统复位逻辑G13)，用于为所述GPS/ GALILEO导航基带处理芯片内部各个模块提供复位信号。
5.一种导航接收机，其特征在于，所述导航接收机由天线G01)、射频电路G06)、GPS/ GALILEO导航基带处理芯片(423)和32KHz晶体007)组成；所述天线G01)，用于接收GPS/GALILE0信号，并将其传送给所述射频电路006)；所述射频电路(406)，用于将所述GPS/GALILEO信号转换成数字中频信号，并传送给所 述GPS/GALILEO导航基带处理芯片023)；所述GPS/GALILEO导航基带处理芯片023)，用于控制所述数字中频信号的捕获、跟踪 和解调，同时为与所述GPS/GALILEO导航基带处理芯片(42 相连的外部主控处理器提供 卫星轨道参数以及伪距测量的信息来计算用户位置； 所述32KHz晶体007)，用于产生实时时钟。
6.根据权利要求5所述的导航接收机，其特征在于，所述GPS/GALILEO导航基带处理 芯片(42 包括捕获引擎010)、跟踪通道011)、嵌入式处理器(424)和接口控制逻辑 (425)；所述捕获引擎G10)，用于在所述嵌入式处理器GM)的控制下，搜索并捕获GPS/ GALILEO信号的码相位和多普勒载波漂移；所述跟踪通道G11)，其内包括载波发生器单元、码发生器单元和相关运算单元，用于 在所述嵌入式处理器(424)的控制下，对GPS/GALILE0信号进行跟踪；所述嵌入式处理器GM)，用于针对GPS/GALILE0信号分别采用不同的捕获跟踪策略， 其通过控制捕获引擎(410)和跟踪通道011)来实现GPS/GALILE0信号的持续同步，进而 得到用于计算用户位置的导航电文和伪距测量信息；所述接口控制逻辑G25)，用于为所述嵌入式处理器(424)和与所述GPS/GALILE0导航 基带处理芯片相连的外部主控处理器提供不同的访问方式；所述嵌入式处理器GM)由控制逻辑G14)、嵌入式处理器核015)、数学运算模块 (416)和双口 RAM (417)组成；所述嵌入式处理器核G15)，用于通过配置所述捕获引擎(410)从而得到GPS/GALILE0 信号捕获码相位和多普勒载波漂移，然后其通过控制所述跟踪通道Gll)实现对GPS/ GALILEO信号持续同步，进而得到导航电文，同时读取所述跟踪通道011)的伪距测量信 息，并将用于计算用户位置的导航电文和伪距测量信息存入所述双口 RAMG17)中；所述数学运算模块G16)，其作为所述嵌入式处理器核015)的附属模块，用于在信号 跟踪过程中根据所述双口 RAMG17)中跟踪通道控制变量进行数学运算，进而更新所述跟 踪通道Gll)内部的控制量；所述控制逻辑G14)，用于控制所述嵌入式处理器核015)的程序加载、运行和休眠， 并且用于控制所述捕获引擎(410)和跟踪通道011)的启动和休眠；所述双口 RAM017)，用于为所述GPS/GALILE0导航基带处理芯片和与所述GPS/ GALILEO导航基带处理芯片相连的外部主控处理器提供交互访问通道，同时存储用于计算 用户位置的导航电文和伪距测量信息。
7.根据权利要求6所述的导航接收机，其特征在于，所述双口RAMG17)内存储了捕获 引擎(410)和跟踪通道011)的全局控制变量、捕获引擎控制变量、跟踪通道控制变量和解 算相关变量。
8.根据权利要求6所述的导航接收机，其特征在于，所述接口控制逻辑(42 包括SPI 接口 (418)、HPI 接口 (419)、UART 接口 (420)、IIC 接口 (421)和 BUS 接口 (422)中的一种 或者几种。
9.根据权利要求6所述的导航接收机，其特征在于，所述GPS/GALILE0导航基带处理芯片(423)还包括实时时钟产生器008)、系统时钟产生器009)、看门狗电路012)和系 统复位逻辑G13)；所述实时时钟产生器008)，用于为所述GPS/GALILEO导航基带处理芯 片进行时钟计数；所述系统时钟产生器009)，用于产生所述GPS/GALILEO导航基带处理芯 片内部各个模块用到的时钟；所述看门狗电路G12)，用于避免芯片的死机；系统复位逻辑 G13)，用于为所述GPS/GALILEO导航基带处理芯片内部各个模块提供复位信号。
全文摘要
本发明涉及一种GPS/GALILEO导航基带处理芯片及导航接收机，属于全球卫星定位系统的接收机技术领域。所述导航基带处理芯片包括捕获引擎、跟踪通道、嵌入式处理器和接口控制逻辑，嵌入式处理器由控制逻辑、嵌入式处理器核、数学运算模块和双口RAM组成。本发明的导航基带处理芯片与外部的主控微处理器一起工作，通过为主控微处理器提供卫星轨道参数以及伪距测量等信息来计算用户位置；主控微处理器通过一个双口RAM与导航基带处理芯片交互；控制逻辑电路可以关断导航基带处理芯片内闲置电路的时钟或电压，大大降低了导航基带处理的功耗；同时，该导航基带处理芯片与主控微处理器的接口具有灵活方便，扩展性强等优点。
文档编号G01S19/13GK102109604SQ200910312390
公开日2011年6月29日 申请日期2009年12月28日 优先权日2009年12月28日
发明者李健, 陈杰, 鲁振鹏 申请人:中国科学院微电子研究所