专利名称：差动变压器式位移传感器数字变送解调方法
技术领域：
差动变压器式位移传感器数字变送解调方法涉及一种处理利用LVDT精确测量 物体微小位移的信号的方法。
背景技术：
差动变压器式位移传感器采用电磁感应原理能测量微小位移，其英文名称是 linear variable differential transformer,简称LVDT，其结构见图1。采用环氧树脂，不锈
钢等材料作为线圈骨架，用不同线径的漆包线在骨架上绕制线圈。与传统的电力变压器 不同，LVDT是一种开磁路弱磁耦合的测量元件在骨架上绕制一个初级线圈1，两个次 级线圈2，其工作方式依赖于在线圈骨架内铁芯3的移动，当初级线圈1供给一定频率的 交变电压(激励信号)时，铁芯3在线圈内移动就改变了空间磁场分布从而改变了初，次 级线圈之间的互感量，次级线圈2就产生感应电动势，随着铁芯位置的不同，互感量也 不同，激励产生的感应电动势也不同，这样就将铁芯3的位移量(实际的铁芯是通过测杆 与被测物保持相接触，也就是被测物体的位移量)变成电压信号输出，由于两个次级线 圈2电压极性相反，所以传感器的输出是两个次级线圈2电压之差，其电压差值与位移量 成线性关系当铁芯3处在两次级线圈2正中间位置时两次级线圈2感应电压相等但相位相 反，其电压差值为零，当铁芯3往右移动时，右边的次级线圈感应的电压大于左边。两 级线圈2输出的电压差值大小随铁芯3位移而成线性变化(第一象限的实线段部分)，这 是LVDT有效的测量范围(一半)。当铁芯3继续往右移动时线圈2输出电压的差值不 与铁芯3位移成线性关系，此为缓冲，非测量区(虚线段)。反之，当铁芯3自两次级线 圈中间位置向左边移动亦然。零点两边的实线段一般是对称的测量范围，只不过两者都 是交流信号而相位差180"，如图2所示。一般情况下，对差动变压器式位移传感器(LVDT)常用的信号检测方法是运用 载波放大器来完成的，载波放大器又是由解调电路模块、交流放大模块、低通滤波功能 模块和常用的振荡器组成的。简单的方法就是从每个次级线圈得到调幅连续电压，通过 整流、相减，通过输出的直流电压来表明铁芯的位置。这种方法中的原始信号经过了整 流、加减等中间环节才得到直流电压信号，这样会使误差很大，不能得到精确的铁芯位 置。

发明内容
为了准确地反映铁芯的位置，本发明提供一种数字解调方法，不仅对所得次级 线圈信号采用加减法，还采用除的方法，并且运用一种映射关系得出铁芯的真实位移 值，大大减小误差。为了实现上述目的，本发明利用由现场可编程门阵列(FPGA)制作的变送器来 驱动LVDT的初级线圈，并采集LVDT的两个次级线圈的输出信号Va和Vb，该变送器 包括由FLASH或SRAM构成的存储器、驱动LVDT初级线圈的数模转换器(D/A)、采样LVDT两个次级线圈的两个模数转换器(A/D)，以及数字输出模块、包括信号解调算 法和与上位机通信程序的变送器软件；将采集到的LVDT两个次级线圈的输出信号Va和 Vb作S= (Va-Vb)/(Va+Vb)的数字解调处理，利用LVDT铁芯的实际位移量与S之间的 映射关系来实现对LVDT的信号检测，该处理方法包括以下步骤A、初始化变送器中各存储器，B、FPGA产生频率可变的正弦波激励信号，通过D/A输入到LVDT初级线圈输 入端，C、采用两个A/D同时采集LVDT两个次级线圈的模拟输出信号，转化为数字信 号，D、建立LVDT铁芯的实际位移量与测量量之间的映射关系，E、利用S = (Va-Vb)/(Va+Vb)的方法进行数字解调，将所得结果进行数字误 差修正和数字滤波，误差修正的数据存储在FLASH中，F、修正后的结果送至数字输出模块，以浮点格式的数据输出给上位机，并同时 通过数模转换以模拟形式输出，用于外部的仪表来指示测量结果。所述的步骤B中，正弦激励信号由直接数字式频率合成器(DDS)产生，并后跟 一级具有稳幅功能的功率放大器，DDS与FPGA的主时钟同步，为兆赫兹级，FPGA通 过频率控制字和幅度控制字来实现对DDS的控制，其控制方法包括如下步骤Bi、向FLASH中写入激励频率字和幅度控制字，B2、从FLASH中读取频率控制字通过PIO端口写入DDS频率控制寄存器，同时 从FLASH中读取幅度控制字，通过PIO端口向功率放大器送出幅度控制信号，B3、经过DDS产生正弦波数据、经过D/A转化为模拟正弦波、再经过功率放大 器的处理就得到相应频率、相应幅度的激励信号。并且，通过DDS同步信号控制A/D的采集时亥lj，采集时刻为激励信号的正弦值 的峰值点。为了得到精确的铁芯位移，步骤D采用了一种校准过程来建立LVDT铁芯的实 际位移量与测量量之间的映射关系，该过程包括如下步骤Dl、FLASH工作状态控制器将FLASH与CPU连接；D2、将LVDT传感器安装在测试台架上，台架上装有高等级的位移指示器，在 LVDT传感器的满量程内均勻设置测量点，测量点越密集所得误差修正表越精确，变送器 软件通过路径读取未修正的计算值并发送至上位机，由上位机软件记录，同时人工通过 上位机键盘输入此时测试台架上位移指示器的位移真实值；D3、上位机软件在获得足够多的测量值和真实值之后，采用线性差值算法得到 一个输入输出的转换表，此表由上位机软件通过USB接口传送给变送器软件，由变送器 软件写入FLASH存储器。在步骤E中，采用移动平均滤波算法作为数字滤波。本发明的有益效果采用对两个次级线圈的输出信号Va和Vb作S= (Va-Vb)/ (Va+Vb)的处理方法，克服了以往噪声干扰过大的缺点，并由DDS产生正弦激励信号， 以及进行数字误差修正和数字滤波，使位移的测量精度非常高。


图1差动变压器式位移传感器(LVDT)结构示意图；图2差动变压器式位移传感器(LVDT)工作原理图；图3本发明的差动变压器式位移传感器(LVDT)数字变送解调方法实施例中的硬 件结构；图4本发明的差动变压器式位移传感器(LVDT)数字变送解调方法实施例中的软 件流程图。
具体实施例方式下面结合图3、4对本发明中的一实施例作具体描述。本发明可以通过图3、4所示的一种变送器实现，变送器的硬件主要包括NIOSII CPU软核、DDS、D/A转换器、A/D转换器、FLASH工作状态控制器、FLASH和 SRAM存储器、主动配置芯片、USB接口、CH452的显示屏和键盘以及电源、时钟/复 位。如图3，画在虚线方框内的硬件我们统称为FPGA片内硬件，在方框外的硬件统称 为FPGA片外硬件。本实施例可同时测量2至16支LVDT传感器，具体实施方法参见图3、图4，步 骤如下1、初始化各存储器(FLASH和SRAM等)，之所以选择用FLASH存储数据是
因为FLASH属于非易失性存储器，掉电后数据不丢失，而SRAM存储器是用来运行软件 代码的。2、上电后，主动配置芯片配置FPGA，从主动配置芯片中加载软件代码至 SRAM并运行。3、通过USB接口和CFI接口向FLASH中写入激励频率字和幅度控制字。从FLASH中读取频率控制字通过PIO端口写入DDS频率控制寄存器，同时从 FLASH中读取幅度控制字，通过PIO端口向功率放大器送出4位的幅度控制信号，可通 过CH452的键盘选择16支传感器其中的一支接入进行信号解调。4、经过DDS、D/A转换器、功率放大器的处理产生频率50兆赫兹的正弦波激 励信号(与FPGA的主频时钟是同步的，都是50兆赫兹)，通过D/A转换器输入到差动 变压器式位移传感器(LVDT)的初级线圈输入端，DDS每个周期的1/4相位处，即激励 信号的峰值处，给A/D控制和解算模块发出一个同步脉冲，A/D控制和解算模块在同步 脉冲的驱动下控制A/D转换器进行模数转换。5、两个A/D转换器同时采集两个次级线圈的模拟输出信号，转化为16位的数
字信号。6、FLASH工作状态控制器将FLASH接入lONIOS II CPU的CFI接口，保持 LVDT铁芯位于量程中段某位置不动，在不同频响设置下采集数据并记录。精度计算方 法为采集的数据中最大值与最小值之差与满量程分辨率的比值，即精度=(最大值-最小 值)/65536，目前数字变送器输出的全部是位移相对值，其与LVDT量程对应的变送器输 出值为-65535 +65536，没有单位，根据所用LVDT的量程，此值经过换算即可得到具 有长度单位的位移量。
7、进行校准工作，校准工作是将LVDT传感器安装在测试台架上，台架上装有 高等级的位移指示器，在LVDT传感器的满量程内均勻设置测量点，测量点越密集所得 误差修正表越精确。变送器软件通过路径读取未修正的计算值并发送至上位机，由上位 机软件记录，同时人工通过上位机键盘输入此时台架上位移指示器的位移真实值。上位 机软件在获得足够多的测量值和真实值之后，采用线性差值算法得到一个17位输入，32 位输出的转换表，即此表大小为512kbyte ；此表由上位机软件通过USB接口传送给变送 器软件，由变送器软件写入FLASH存储器。8、利用S= (Va-Vb)/(Va+Vb)的方法进行数字解调，用移动平均算法对所得值 进行处理，得到原始位移值送给误差修正模块，误差修正模块以17位的原始位移值作为 地址加上NIOS IICPU通过PIO送来的2bit误差修正表选择控制字，形成20位地址，送 至FLASH并从其中读出误差值进行修正，得到的结果送至转换结果寄存器，串/并转换 模块将32位并行结果转换为32位串行数据，经多路器以串行方式发送至FPGA片外的串 /并转换模块，得到32位的并行同步输出。并行同步输出同时送至用于模拟输出的D/A 转换器得到模拟信号输出，可由CH452的显示屏显示。
权利要求
1.差动变压器式位移传感器数字变送解调方法，其特征在于利用由现场可编程门 阵列(FPGA)制作的变送器来驱动LVDT的初级线圈，并采集LVDT的两个次级线圈的输 出信号Va和Vb，该变送器包括由FLASH或SRAM构成的存储器、驱动LVDT初级线圈 的数模转换器(D/A)、采样LVDT两个次级线圈的两个模数转换器(A/D)，以及数字输 出模块、包括信号解调算法和与上位机通信程序的变送器软件；将采集到的LVDT两个 次级线圈的输出信号Va和Vb作S = (Va-Vb) / (Va+Vb)的数字解调处理，利用LVDT铁 芯的实际位移量与S之间的映射关系来实现对LVDT的信号检测，该处理方法包括以下步 骤A、初始化变送器中各存储器，B、FPGA产生频率可变的正弦波激励信号，通过D/A输入到LVDT初级线圈输入端，C、采用两个A/D同时采集LVDT两个次级线圈的模拟输出信号，转化为数字信号，D、建立LVDT铁芯的实际位移量与测量量之间的映射关系，E、利用S=(Va-Vb)/(Va+Vb)的方法进行数字解调，将所得结果进行数字误差修 正和数字滤波，误差修正的数据存储在FLASH中，F、修正后的结果送至数字输出模块，以浮点格式的数据输出给上位机，并同时通过 数模转换以模拟形式输出，用于外部的仪表来指示测量结果。
2.如权利要求1所述的差动变压器式位移传感器数字变送解调方法，其特征在于 所述的步骤B中，正弦激励信号由直接数字式频率合成器(DDS)产生，并后跟一级具有 稳幅功能的功率放大器，DDS与FPGA的主时钟同步，为兆赫兹级，FPGA通过频率控 制字和幅度控制字来实现对DDS的控制，其控制方法包括如下步骤Bi、向FLASH中写入激励频率字和幅度控制字，B2、从FLASH中读取频率控制字通过PIO端口写入DDS频率控制寄存器，同时从 FLASH中读取幅度控制字，通过PIO端口向功率放大器送出幅度控制信号，B3、经过DDS产生正弦波数据、经过D/A转化为模拟正弦波、再经过功率放大器的 处理就得到相应频率、相应幅度的激励信号。
3.如权利要求2所述的差动变压器式位移传感器数字变送解调方法，其特征在于 通过DDS同步信号控制A/D的采集时刻为激励信号的正弦值的峰值点。
4.如权利要求1或2所述的差动变压器式位移传感器数字变送解调方法，其特征在 于步骤D采用了如下校准过程来建立LVDT铁芯的实际位移量与测量量之间的映射关 系Dl、FLASH工作状态控制器将FLASH与CPU连接；D2、将LVDT传感器安装在测试台架上，台架上装有高等级的位移指示器，在 LVDT传感器的满量程内均勻设置测量点，测量点越密集所得误差修正表越精确，变送器 软件通过路径读取未修正的计算值并发送至上位机，由上位机软件记录，同时人工通过 上位机键盘输入此时测试台架上位移指示器的位移真实值；D3、上位机软件在获得足够多的测量值和真实值之后，采用线性差值算法得到一个 输入输出的转换表，此表由上位机软件通过USB接口传送给变送器软件，由变送器软件 写入FLASH存储器。
5.如权利要求1或2或3所述的差动变压器式位移传感器数字变送解调方法，其特征 在于在步骤E中，所述数字滤波为移动平均滤波算法。
全文摘要
差动变压器式位移传感器数字变送解调方法涉及一种处理利用LVDT精确测量物体微小位移的信号的方法。该方法利用由现场可编程门阵列(FPGA)制作的变送器来驱动LVDT的初级线圈，并采集LVDT的两个次级线圈的输出信号Va和Vb，将采集到的LVDT两个次级线圈的输出信号Va和Vb作S＝(Va-Vb)/(Va+Vb)的数字解调处理，利用LVDT铁芯的实际位移量与S之间的映射关系来实现对LVDT的信号检测，不仅对LVDT中次级线圈信号采用了加减法，而且还采用了除法的解调方法，并且通过移动平均算法，运用映射关系得出LVDT铁芯的真实位移值。本发明降低了噪声对测量结果的干扰，测量误差大大减小。
文档编号G01B7/02GK102012209SQ20101029883
公开日2011年4月13日 申请日期2010年9月29日 优先权日2010年9月29日
发明者柯志泉, 谢雪松 申请人:北京京海泉传感科技有限公司