专利名称：内设自测功能的半导体集成电路及装有该电路的系统的制作方法
技术领域：
本发明涉及一种内设自测功能的半导体集成电路及装有该半导体集成电路的系统。
因此出现了在微机内部设置测试电路的内设自测功能的半导体集成电路。
另外，在产品出厂后还存在对装入系统内的微机难以测试的问题。
本发明的目的在于解决以上问题，通过增加小型电路，获得内设自测功能的半导体集成电路及装有该半导体集成电路的系统，它能够对外围功能块进行自测、降低测试成本，并可实现对产品的失效保险(fail safe)。
本发明的内设自测功能的半导体集成电路，是一种在要对外围功能块的输出进行测试时，在端口寄存器内对外围功能块的输出设定预期值，同时在端口方向寄存器内设定将输入输出端口设为输入端口的值，并采用比较器将从外围功能块输出并经由端子的值和在端口寄存器内已设定的预期值比较而进行测试判定的半导体集成电路。
本发明的内设自测功能的半导体集成电路，是一种能根据比较器作出的测试判定结果进行中断处理的半导体集成电路。
本发明的内设自测功能的半导体集成电路，是一种能将比较器作出的测试判定结果通过外部引线输出到外部的半导体集成电路。
本发明的内设自测功能的半导体集成电路，是一种在同时测试多个输入输出端口时，除了端口方向寄存器的值之外，还能根据比较许可信号来设定许可或不许可同时对多个输入输出端口进行测试的半导体集成电路。
本发明的内设自测功能的半导体集成电路，是一种设置有对应于输入输出端口的各个端口寄存器而设的，能在同时测试多个输入输出端口时，根据比较许可信号将值重新装入对应于多个输入输出端口的端口寄存器的重装寄存器(reload register)的半导体集成电路。
本发明的安装了内设自测功能的半导体集成电路的系统，是一种将内设自测功能的半导体集成电路装入系统内的，在电源接入后或复位后，或者判定异常时或诊断时，都能对自身带有的外围功能块进行测试，并通过对于异常动作的早期检出和输出检出异常时的动作停止信号或对上级控制块通知发生异常的信号或它们的组合而实现失效保险功能的系统。
图2是表示本发明实施例1中内设自测功能的半导体集成电路动作的时间图。
图3是表示传统的半导体集成电路的问题的说明图。
图4是表示传统的半导体集成电路的问题的说明图。
图5是表示依据本发明实施例5的内设自测功能的半导体集成电路的结构图。符号说明1端子；2通路选择开关；3端口方向寄存器；4端口寄存器；5比较器；6外围功能块；7输入信号线(端口输入信号线)；8重装寄存器；A、B通路。
6是外围功能块，7是输入信号线(端口输入信号线)。A、B表示通路。
图2是表示本发明实施例1中内设自测功能的半导体集成电路动作的时间图(timing chart)。
以下说明动作过程。
图3、图4是表示传统的半导体集成电路的问题的说明图。
如图3所示，端口寄存器4和外围功能块6连接在同一端子1时，在向端口寄存器4写入的命令下，能够从通路A向外围功能块6输入(图4中以IN表示)。相反地，通过从端口寄存器4读出，能够从通路B将那时的外围功能块6的输出经由端子1作为端口寄存器4的输入从输入信号线读出(此时端口寄存器4保持写入的值而不用读出值进行更新)，因此能够读出外围功能块6的输出(图4中以OUT表示)。
但是由于对外围功能块6的输入和外围功能块6的输出使用同一端口寄存器4，因此不能对外围功能块6的输入和输出同时测试。也就是说，存在外围功能块6的输出值只能在从端口寄存器4读出的期间测试的问题。
因此，设置如

图1所示的端口方向寄存器3与比较器5。端口方向寄存器3根据设定的值将输入输出端口设定为输出端口或输入端口；比较器5根据端口方向寄存器3中设定的值，即在端口方向寄存器3中设定的值为测试外围功能块6的输出的值时，将端口寄存器4中已设定的预期值和从外围功能块6输出的值比较来进行测试判定。
而且，在要对外围功能块6进行输入时，在端口方向寄存器3中设定将输入输出端口设为输出端口的值，例如“0”，从通路A将端口寄存器4中已设定的值经由端子1送到外围功能块6。此时根据端口方向寄存器3的“0”设定，比较器被设为不可进行比较。
并且，在要测试外围功能块6的输出时，在端口寄存器4中设定对于该外围功能块6输出的预期值，同时在端口方向寄存器3中设定将输入输出端口变为输入端口的值，例如“1”；将通过通路B从外围功能块6输出而经由端子1的值与在端口寄存器4中已设定的预期值通过比较器比较而进行测试判定。此时，根据端口方向寄存器3的“1”设定，比较器5被设为可进行比较。
如上所述，根据实施例1，如图2所示，将写入端口寄存器4中的值按照端口方向寄存器3中设定的值分为对外围功能块6的输入值和外围功能块6的输出值的预期值，通过采用比较器对外围功能块6的输出值是否等于预期值进行经常比较，这样只能在从前面的端口寄存器4读出的期间比较外围功能块6的输出值，从而能够解决输入和输出不能同时测试的问题。
并且，对于用端口方向寄存器3对比较器5的控制，也可以同时将表示其它例如外围功能块6的输出的信号共同用于控制。
这样能够将误差处理以中断处理进行处理，从而能够有效地进行测试判定。
这样能够通过外部引线将测试判定结果输出到本装置以外。
这样虽然不能仅通过端口方向寄存器3对多个输入输出端口同时进行测试，但能根据比较许可信号来设置许可或不许可对多个输入输出端口同时进行测试，对多个输入输出端口同时进行测试。
下面说明动作过程。
在上述实施例4中所表示的内设自测功能的半导体集成电路中，对应于输入输出端口的各个端口寄存器4，设置按照比较许可信号将预先设定的重装值重新装入到对应于多个输入输出端口的端口寄存器4中的寄存器8。
在对多个输入输出端口同时测试的情况下，按照比较许可信号将重装值同时重新装入对应于多个输入输出端口的端口寄存器4中，从而能够对多个输入输出端口同时供给重装值而同时进行测试。
根据这样的结构，能够获得具有失效保险功能的系统。
如上所述，依据本发明的结构，在要对外围功能块的输出进行测试时，在端口寄存器内设定对应于外围功能块的输出的预期值，同时在端口方向寄存器内设定将输入输出端口变为输入端口的值，并采用比较器将从外围功能块输出并经由端子的值和在端口寄存器内设定的预期值比较而进行测试判定，因此，具有不使用昂贵的测试仪也能使多功能化的半导体集成电路的测试实现自测试化，并可降低测试成本的效果。
依据本发明的结构，能够根据比较器作出的测试判定结果而进行中断处理，因此，具有能将误差处理以中断处理进行处理和能够高效地进行测试判定的效果。
依据本发明的结构，能够将根据比较器作出的测试判定结果通过外部引线输出到外部，因此具有能够将测试判定结果输出到本装置以外的效果。
依据本发明的结构，在对于多个输入输出端口同时进行测试时，除了端口方向寄存器3的值之外，还根据比较许可信号来设置许可或不许可对多个输入输出端口同时进行测试，因此，具有能够对多个输入输出端口同时进行测试的效果。
依据本发明的结构中设有重装寄存器，它对应于输入输出端口的各端口寄存器而设置，在同时对多个输入输出端口进行测试时，根据比较许可信号将值重新装入到对应于多个输入输出端口的端口寄存器中，因此，具有能够对多个输入输出端口同时给值而同时进行测试的效果。
依据本发明的结构，由于将内设自测功能的半导体集成电路装入系统内，在电源接入后或复位后，或者判定异常时或诊断时，都能对自身带有的外围功能块进行测试，通过对于异常动作的早期检出和输出检出异常时的动作停止信号或对上级控制块通知异常的信号或它们的组合以实现失效保险功能，因此，具有能够获得实现失效保险功能的系统的效果。
权利要求
1.一种内设自测功能的半导体集成电路，其特征在于设有由在物理上或者逻辑上连接于端子的端口方向寄存器、在作为输出端口时存放输出值的端口寄存器、共用该端口寄存器和地址空间的端口输入信号线和比较器构成的可编程输入输出端口，以及在物理上或者逻辑上连接于所述端子的外围功能块；在要对所述外围功能块进行输入时，在所述端口方向寄存器中设定将所述输入输出端口设为输出端口的值，将所述端口寄存器中已设定的值经由所述端子供给该外围功能块；在要对所述外围功能块的输出进行测试时，在所述端口寄存器中设定对于该外围功能块的输出的期待值，同时在所述端口方向寄存器中设定将所述输入输出端口设为输入端口的值，并用所述比较器将从该外围功能块输出并经由所述端子的值和在该端口寄存器中已设定的期待值作比较来进行测试判定。
2.如权利要求1所述的内设自测功能的半导体集成电路，其特征在于它能根据比较器作出的测试判定结果进行中断处理。
3.如权利要求1所述的内设自测功能的半导体集成电路，其特征在于它能将比较器作出的测试判定结果通过外部引线输出到外部。
4.如权利要求1所述的内设自测功能的半导体集成电路，其特征在于在同时对多个输入输出端口进行测试时，除了端口方向寄存器的值之外，还根据比较许可信号来设定许可或不许可对多个输入输出端口同时进行测试。
5.如权利要求4所述的内设自测功能的半导体集成电路，其特征在于还设有重装寄存器，它对应于输入输出端口的各端口寄存器而设，在同时对多个输入输出端口进行测试时，根据比较许可信号将值重新装入多个输入输出端口的对应的端口寄存器。
6.一种安装了内设自测功能的半导体集成电路的系统，其特征在于将权利要求1所述的内设自测功能的半导体集成电路装入系统内，在电源接入后或复位后，或者判定异常时或诊断时，都能在所述内设自测功能的半导体集成电路自身中对自身带有的外围功能块进行测试，并通过对于异常动作的早期检出和输出异常检出时的动作停止信号或通知上级控制块发生异常的信号或它们的组合来实现失效保险功能。
全文摘要
一种内设自测功能的半导体集成电路，包括连接在端子1上的由端口方向寄存器3、端口寄存器4与比较器5构成的输入输出端口，以及连接在端子1上的外围功能块6。在要测试外围功能块6的输出时，在端口寄存器4中设定对于外围功能块6输出的期待值，同时在端口方向寄存器3中设定将输入输出端口设为输入端口的值，将从外围功能块6输出而经由端子1的值和在端口寄存器4中已设定的期待值通过比较器5作比较而进行测试判定。该内设自测功能的半导体集成电路能够对外围功能块6进行自测，并降低测试成本。
文档编号G01R31/3187GK1467637SQ0310703
公开日2004年1月14日 申请日期2003年2月26日 优先权日2002年6月19日
发明者木村建二 申请人:三菱电机株式会社